VHDL语言基本数学运算库

可YCrCb2RGB集成模块（Verilog）采用三行，它们简单的做分数运算，有流水线技术

说明：  串口通信通用模块，FPGA Verilog语言 ise，vivado环境(uart,FPGA Verilog, ise,vivado)

脉冲多普勒雷达回波信号相干积累的VHDL源程序-pulse Doppler radar echo signal coherent accumulation of VHDL source

在硬件方面十进制到二进制将不需要采用加法器计算的方式，大大减少了计算时间。

此库包提供了几个前锋错误纠错 （FEC） 解码器和加速原语在数字信号处理 （DSP） 很有用。除了里德所罗门的编解码器，这些 functionstake 充分利用 MMX、 SSE 和 SSE2 SIMD 指令的设置）/AMD 的 ia-32 处理器和 Altivec/VMX/速度引擎 SIMDinstruction G4 和 G5 PowerPC 上设置。

说明：  一种能简单的实现I2C通讯的代码，对于主机和从机之间的通讯讲解的很清楚。(A Code for I2C Communication)

简单的一个Verilog小程序，适合刚接触的人群(A simple Verilog small program, suitable for people just contact)

浅显易懂的vrilogHDL的程序，可以帮助你迅速上手-Easy and simple VerilogHDL programs to help you to get to the language quickly.

Module for filtering input digital signal

说明：  实现（7,4）BCH码的编码和译码。已知生成矩阵和校验矩阵，通过c=m*G进行编码，译码时利用伴随式译码。s=c*H‘，求得伴随式，对应的错误图样找到错误位置，对错误位置进行更正，得到译码结果。(Coding and decoding of (7,4) BCH Codes)