-
jiaotongled
该源码用vhdl语言制作了一个简单的交通灯,方便大家学习~~(The source vhdl language produced by a simple traffic light, facilitate learning ~ ~)
- 2010-11-20 14:44:36下载
- 积分:1
-
top
脉冲多普勒雷达回波信号相干积累的VHDL源程序(pulse Doppler radar echo signal coherent accumulation of VHDL source)
- 2021-04-22 20:28:48下载
- 积分:1
-
高级verilog编程实现讲义,全英文讲义
高级verilog编程实现讲义,全英文讲义 -Senior verilog programming lecture notes, handouts in English
- 2022-02-03 08:15:26下载
- 积分:1
-
一种基于FPGA的通用微处理器设计
一种基于FPGA的通用微处理器设计-A general-purpose FPGA-based microprocessor designs ....
- 2022-03-24 23:27:29下载
- 积分:1
-
UMC_90nm_1P9M_LOGIC_MIXED_MODE_Process_TLR_V1.1
UMC 90nm design kit. please read before using thee models.
- 2013-02-02 11:24:38下载
- 积分:1
-
IIR
利用dsp builder设计的IIR滤波器,已经验证完全可以使用,只需要把其中系数改变。内含VHDL代码(Design IIR filters by dsp builder have been verified , just change the coffetions including VHDL code.)
- 2020-12-02 19:59:26下载
- 积分:1
-
本文提供了一个CMOS控制器,使Nios II可以利用C.
本文提供了一种CMOS控制器,使Nios-II可以利用CMOS控制器控制CMOS,并允许在CMOS图像上传送SDRAM。在DE2-70平台上运行
- 2022-02-12 08:29:38下载
- 积分:1
-
FIFO的Verilog程序 已在modelsim中编译通过 并且可以通过DC进行综合...
FIFO的Verilog程序 已在modelsim中编译通过 并且可以通过DC进行综合-FIFO procedures have been in the Verilog in ModelSim compiler and can be passed through the integrated DC
- 2022-03-13 00:38:40下载
- 积分:1
-
ComChange-12061629
说明: 并行读写14路串口数据,数据被写入FIFO,在收到读写信号后,SPI发送数据出去(Parallel read and write 14 serial port data, SPI send data)
- 2019-03-13 01:38:44下载
- 积分:1
-
ahb 总线协议
本文以 VHDL 语言编码得到了 AMBA 与 AHB 总线仲裁。这里在本文中,我们设计了 AMBA 总线协议,将用于多奴隶通信环境,多主
- 2022-01-25 21:18:17下载
- 积分:1