登录
首页 » VHDL » 一个可以综合的Verilog 写的FIFO存储器 内附文档说明

一个可以综合的Verilog 写的FIFO存储器 内附文档说明

于 2022-03-13 发布 文件大小:14.55 kB
0 170
下载积分: 2 下载次数: 1

代码说明:

一个可以综合的Verilog 写的FIFO存储器 内附文档说明-a comprehensive Verilog can write FIFO memory attached document shows

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LCD1602_B
    说明:  Verilog实现液晶1602显示,学习使用(Verilog LCD1602)
    2009-08-09 10:57:02下载
    积分:1
  • FPGA_UART
    用Verilog语言实现的FPGA UART独立收发模块 思路简单,代码简洁。在Lattice LFE3EA VERSA开发板上验证通过,编译器Lattice Diamond. 功能:串口收到数据后立即回传,此后每一秒串口数据+1再发送。(Using Verilog language independent of FPGA UART transceiver idea is simple, concise code. Development board in Lattice LFE3EA VERSA verified by the compiler Lattice Diamond. Features: Serial data is received immediately after the return, then every second serial port and then send the data+ 1.)
    2011-10-03 13:18:56下载
    积分:1
  • LCD_test
    this a example for the LCD for altera FPGA cyclone ii EP2C8. implemented in verilog. tested using altera EP2C8 fpga
    2013-07-25 14:43:43下载
    积分:1
  • 四分频的程序,输出clkout0就是二分频,clkout1是四分频
    四分频的程序,输出clkout0就是二分频,clkout1是四分频-Quarter-frequency process, the output clkout0 is two-way, clkout1-fourth the frequency
    2022-02-15 17:30:06下载
    积分:1
  • FFT_verilog
    verilog 实现的FFT 流水线操作,速度能达到200M(verilog pipelining the FFT implementation, the speed can reach 200M)
    2021-03-23 09:29:15下载
    积分:1
  • classic-examples-of-Verilog
    一些verilo的经典实例,非常适合初学者(verilo of the classic examples, for beginners)
    2011-08-01 09:01:34下载
    积分:1
  • altera 公司的15IP源码 亲自测试还不错 有DIV, CONTER
    altera 公司的15IP源码 亲自测试还不错 有DIV, CONTER-ALTERA the 15IP source personally tests are also good DIV, CONTER
    2022-03-13 02:56:46下载
    积分:1
  • LED和MAX II开发epm1270f256c5测试按钮
    应用背景****************************************************************************关键技术这个项目的目的是研究开发板的最大。该项目是实现闪烁的发光二极管具有不同的频率和/关闭时,你按按钮。
    2023-04-18 06:05:03下载
    积分:1
  • bundle_test5
    说明:  一个具备bp协议典型功能的数据传输系统(超时重传机制以及托管传输)包含五个节点(A data transmission system with typical functions of BP protocol (Overtime retransmission mechanism and managed transmission) consists of five nodes)
    2019-12-02 19:06:44下载
    积分:1
  • 这是关于赢vhdl语言变得信号采集卡,很有实用性,大家可以来看看的。...
    这是关于赢vhdl语言变得信号采集卡,很有实用性,大家可以来看看的。-This is about winning VHDL language has become signal acquisition card, is very practical, we can take a look at the.
    2022-08-10 10:21:25下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载