登录
首页 » VHDL » 一个用VHDL完成的8位数显的16进制的频率计

一个用VHDL完成的8位数显的16进制的频率计

于 2022-01-31 发布 文件大小:5.03 kB
0 156
下载积分: 2 下载次数: 1

代码说明:

一个用VHDL完成的8位数显的16进制的频率计-a VHDL completed 8 of 16 significant median band of frequency meter

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA开发板上实现秒表计数器功能
    这是我上大三时的电子设计题目,叫秒表的功能实现。利用ISE软件进行编程,代码是VHDL语言的,可以实现时(0-9)分(0-59)秒(0-59)即最大10小时的计数,对于不同开发板,可以适当修改代码,使之成为更加广泛的计数器。代码纯原创,请下载。
    2023-01-08 12:35:04下载
    积分:1
  • 1、 利用FLEX10的片内RAM资源,根据DDS原理,设计产生正弦信号的各功能模块和顶层原理图; 2、 利用实验板上的TLC7259转换器,将1中得到的正弦信...
    1、 利用FLEX10的片内RAM资源,根据DDS原理,设计产生正弦信号的各功能模块和顶层原理图; 2、 利用实验板上的TLC7259转换器,将1中得到的正弦信号,通过D/A转换,通过ME5534滤波后在示波器上观察; 3、 输出波形要求: 在输入时钟频率为16KHz时,输出正弦波分辨率达到1Hz; 在输入时钟频率为4MHz时,输出正弦波分辨率达到256Hz; 4、 通过RS232C通信,实现FPGA和PC机之间串行通信,从而实现用PC机改变频率控制字,实现对输出正弦波频率的控制。-a use FLEX10-chip RAM resources, in accordance with DDS principle, design sinusoidal signal generated by the top-level functional modules and schematics; 2, the experimental board TLC7259 converters, will be a sinusoidal signal, the D/A conversion, after filtering through the ME5534 oscilloscope observation; 3, the output waveform requirements : the input clock frequency of 16KHz, sine wave output resolution of 1Hz; the input clock frequency of 4MHz, the sine wave output resolution of 256Hz; 4, RS232C communications, FPGA and PC serial communications between in order to achieve PC-frequency control characters, the realization of sine wave output frequency control.
    2022-01-25 19:12:14下载
    积分:1
  • ABS_17_BIT_SOURCE_CODE
    说明:  多摩川绝对值编码器的NRG协议源代码,我们公司用的,我修改的解码程序(Tamagawa NRG absolute encoder protocol source code, used by our company, I modified decoding process)
    2009-07-30 21:06:58下载
    积分:1
  • AES-on-FPGA
    AES算法在FPGA上的实现,对AES算法所用的器件资源进行了总结(AES on FPGA the Fastest to the Smallest)
    2014-12-31 10:06:46下载
    积分:1
  • Using VHDL realize CPLD (EPM240T100C5) output of the VGA screen
    利用VHDL实现CPLD(EPM240T100C5)的VGA屏幕输出-Using VHDL realize CPLD (EPM240T100C5) output of the VGA screen
    2023-04-13 10:15:04下载
    积分:1
  • m60
    使用verilog实现模六十计数即0-1-2-3-4-5-.......-59-0-1-2的功能。(Use Verilog to realize the function of the mode sixty count, 0-1-2-3-4-5-....-59-0-1-2.)
    2018-02-10 14:13:27下载
    积分:1
  • 系统设计
    说明:  基于数码管独立显示和三色灯的交通指示系统设计(Design of Traffic Indicator System Based on Digital Tube Independent Display and Tri-color Lamp)
    2020-06-21 02:00:01下载
    积分:1
  • mypro_synfifo
    基于IP核RAM的同步fifo设计,工程使用Xilinx的开发软件ISE(RAM-based synchronization fifo IP core design, engineering, software development using Xilinx ISE)
    2020-09-22 01:27:56下载
    积分:1
  • 8b10bEncoderDecoder-SourceCode (1)
    说明:  lattice的官方8b10b代码, 1012年版本,diamond3.5编译。(lattice 8b10b encoder decoder code)
    2020-08-31 14:58:10下载
    积分:1
  • 通信协议AHB_LITE
    AHB_Lite 通信协议的FPGA Verilog 设计(AHB_Lite communication protocol Verilog design in FPGA)
    2020-12-15 10:09:14下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载