登录
首页 » VHDL » degilent atlys board ucf

degilent atlys board ucf

于 2022-04-10 发布 文件大小:3.95 kB
0 172
下载积分: 2 下载次数: 1

代码说明:

 ;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DDS_DAC_Output
    说明:  本工程使用A7系列FPGA产生DDS,用DAC0832进行正弦电压输出(In this project, A7 series FPGA is used to generate DDS, and DAC0832 is used for sinusoidal voltage output)
    2019-05-06 10:05:10下载
    积分:1
  • 单相逆变simulink仿真
    说明:  利用Matlab/simulink实现电力仿真,其中单相逆变可用于多电平变流器的基础使用,本案例提供了不同调制手段实现逆变的模型(Matlab / Simulink is used to realize power simulation, in which single-phase inverter can be used as the basis of multi-level converter. This case provides the inverter model with different modulation means)
    2019-11-12 15:03:55下载
    积分:1
  • 06219426Spartan3E
    VHDL汇编语言原理及源代码。spartan 3e开发板试用。(VHDL language.)
    2011-02-10 09:41:12下载
    积分:1
  • 介绍了用vhdl描述的各种硬件电路的实现,基本包括各种常用的电路。...
    介绍了用vhdl描述的各种硬件电路的实现,基本包括各种常用的电路。-Introduction with VHDL description of a variety of hardware circuits realize, basic, including a variety of commonly used circuits.
    2022-04-29 11:09:28下载
    积分:1
  • 20753
    基于VHDL的FPGA开发快速入门·技巧·实例 ,电子工程师创新设计必备宝典系列之FPGA开发全攻,未来,FPGA 开 发能力对工程师而言将成为类似C 语言的基础能力之一,面对这样的发展趋势,你还能简单地将FPGA 当成一种逻辑器件吗?还能对FPGA 的发展无动于衷吗?(基于VHDL的FPGA开发快速入门·技巧·实例 )
    2013-12-19 09:33:31下载
    积分:1
  • rs_204_188----v1.0
    RS 编码和解码Verilog Code, 实现了RS(204,188)的编码和译码;(RS Coding and Decoding Verilog code, implement RS(204,188) )
    2021-03-25 20:29:14下载
    积分:1
  • Matlab
    说明:  Matlab源程序,包括插值计算、积分微分等。(Matlab source code, including the interpolation calculations, differential and so on.)
    2010-04-08 19:26:28下载
    积分:1
  • 通过VHDL语言的例子,对FPGA的VHDL语言的原型(第六章)是
    应用背景FPGA原型的VHDL例子提供一系列清晰,易于遵循的快速代码开发模板;大量的实际例子来说明和强化的概念和设计技术;现实可实施的项目和测试在Xilinx原型板;深入探索和Xilinx PicoBlaze软核微处理器。关键技术本书采用“做中学”介绍VHDL和FPGA技术的概念和设计人员通过一系列的实验方法。
    2022-03-20 09:59:40下载
    积分:1
  • 8085汇编实现计算器
    使用 7 赛格 LED 显示屏车载 (地址和数据字段) 来显示小时: 分钟: 秒的小数。这将意味着你有在董事会上运行一个实时时钟。 (为激励标记!!) 还提供以下附加功能: (a) 一个计时器设施 (提供启动和停止按钮),找到一个事件所需的时间。 (b) 一个报警设施 (设置和重置警报)。我们可以有多个闹钟吗? 我们可以在哪里显示的短 (神秘) 消息提醒吗? (d) 在哪里小时的范围从 0-24 而不是 0-12 的铁路时间格式显示时间。
    2023-08-27 01:00:06下载
    积分:1
  • SDRAM
    verilog编写的SDRAM实验,有串口调试助手和相关资料!!!!!!!!!!!!!!!!!!!!!(Verilog prepared by the SDRAM experiment, a serial debugging assistant and related information!!!!!!!!!!!!!!!!!!!!!)
    2014-09-13 11:24:46下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载