登录
首页 » VHDL » Hexadecimal to 7 segments

Hexadecimal to 7 segments

于 2022-03-07 发布 文件大小:12.61 kB
0 145
下载积分: 2 下载次数: 1

代码说明:

Hexadecimal to 7 segments

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 04_ep2c8_vga_test
    VIP FPGA板的配套例子,这个是VGA格式lcd液晶屏幕显示用。(VIP board supporting example of this is the VGA format PREVIEW.)
    2013-10-18 19:03:37下载
    积分:1
  • 实例
    FPGA 学习实例 动态时钟、面积、速度优化相关代码(Codes related to dynamic clock, area and speed optimization for learning examples of FPGA)
    2020-06-22 22:40:02下载
    积分:1
  • 可以实现对任意波形分任意频,分频加减通过按键实现。
    可以实现对任意波形分任意频,分频加减通过按键实现。-Can be achieved for any arbitrary waveform at frequency, frequency addition and subtraction through the keys to achieve.
    2022-01-29 02:49:45下载
    积分:1
  • FPGA verilog代码
    说明:  数电实验FPGA verilog代码,包括秒表、全加器、半加器等。(FPGA Verilog code for digital experiment)
    2020-04-29 11:16:05下载
    积分:1
  • ex8_PWM
    Ti dsp2407 PWM 源代码调试可运行(Ti dsp2407 PWM code)
    2011-08-02 21:57:13下载
    积分:1
  • traffic_light
    完成交通灯的所有功能,已经通过验证。希望大家多多指教。(Completion of all the features of traffic lights, have been authenticated. Hope the exhibitions.)
    2011-11-29 20:17:58下载
    积分:1
  • 合众大公司XILINX_V4实验箱原理图
    合众大公司XILINX_V4实验箱原理图-United XILINX_V4 large companies schematic experimental box
    2022-12-12 08:15:03下载
    积分:1
  • 延迟线模块的verilog代码,延迟线模块是数字电路设计常用的模块...
    延迟线模块的verilog代码,延迟线模块是数字电路设计常用的模块-Delay-line module Verilog code, delay-line module is commonly used in digital circuit design module
    2022-08-09 02:38:35下载
    积分:1
  • Verilog的书verilog_2001_ref_guide
    verilog book verilog_2001_ref_guide
    2022-03-25 10:42:41下载
    积分:1
  • 单片机的4 am2901完整的VHDL程序,am2901
    4位MCU AM2901的完整VHDL程序,AM2901为主程序,其他为实体库-4 MCU AM2901 complete VHDL program, AM2901-based procedures, other entities, the Treasury
    2022-12-05 05:15:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载