Hexadecimal to 7 segments

New files for pudn website

A counter that starts from 0 and increments mod 16 on each rising edge of the clock

crc校验,经验证正确,下载就可直接用,有不足的地方可以指正,-CRC check, certified correct, you can download directly, there are deficiencies can correct me,

Verilog语言编写的电话计费系统，这只是源代码，需要在quartusII等软件下运用-Verilog language telephone billing system, this is only the source code, the need to use software such as quartusII

波形发生器，带TESTBENCH， 多平台 -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the Synplify synthesis check -- download from: www.fpga.com.cn & www.pld.com.cn -waveform generator, with TESTBENCH. Multi-platform-- the design makes use of the new shift opera tors available in the VHDL-93 std-- this design passes the Synplify synthesis check-- downloa d from : www.fpga.com.cn

资源描述这个包提供了一个UDP／IP核心架构的一个开源的VHDL实现和PC机与FPGA接口传输基础C类型（字符、16 / 32 / 64位的整数，浮点数和双打）。

ALTERA PCIE FPGA开发板（EP4C平台）DDR2内存测试代码(ALTERA PCIE FPGA development board (EP4C platform) DDR2 memory test code)

此演示展示了如何利用两个 PmodRF1 无线无线电收发器进行数据通信。 该项目分为两个组成部分，一个基站和远程站。每个站是 由 Cerebot 纳米微控制器板，接收从温度数据控制 PmodTMP 温度计。 从监控站的温度数据通过无线方式传输到基站使用 两个 PmodRF1s。一旦基站接收到的远程温度数据，它显示两个 PmodCLS 显示屏上的基地和远程温度。远程站然后再睡 30 秒钟，以节省电池电量。30 秒后远程站花和传输另一种 温度读数和进程重复。

VHDL实现led灯的动态扫描，主要对CLK进行分频-VHDL realization led lamp dynamic scan, the main points of the CLK to the frequency

说明：  vivado lwip 应用文档 基于zynq 7020(vivado lwip example text of zynq)