登录
首页 » VHDL » Hexadecimal to 7 segments

Hexadecimal to 7 segments

于 2022-03-07 发布 文件大小:12.61 kB
0 122
下载积分: 2 下载次数: 1

代码说明:

Hexadecimal to 7 segments

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 高速高性能FFT处理器的VLSI实现研究,适合做FPGA的技术人员参考研究FFT...
    高速高性能FFT处理器的VLSI实现研究,适合做FPGA的技术人员参考研究FFT-High-speed high-performance FFT processor VLSI realization of research, suitable for FPGA technology reference study FFT
    2022-05-30 23:35:49下载
    积分:1
  • xapp1251
    说明:  1. REVISION HISTORY 2. OVERVIEW 3. SOFTWARE TOOLS AND SYSTEM REQUIREMENTS 4. DESIGN FILE HIERARCHY 5. INSTALLATION AND OPERATING INSTRUCTIONS 6. SUPPORT
    2020-11-07 09:49:49下载
    积分:1
  • fpga_pid
    在FPGA内使用PID算法反馈控制小车速度和方向,四电机独立(PID algorithm within the FPGA using feedback control the car speed and direction, four independent motors)
    2015-05-11 10:05:53下载
    积分:1
  • robust_fir_latest.tar
    滤波器 Generaic FIR Filter(Generaic FIR Filter)
    2011-11-17 15:51:23下载
    积分:1
  • 用Bresenham算法在FPGA上实现小数分频器,verilog编写,计算机图形法...
    用Bresenham算法在FPGA上实现小数分频器,verilog编写,计算机图形法-Bresenham algorithm used in the FPGA to achieve a small number of crossovers, verilog preparation, computer graphics method
    2022-03-11 03:26:38下载
    积分:1
  • spi_ad
    FPGA与DAC芯片的SPI接口驱动,实现串行数据的传输。(Realizing the communication between FPGA and DA chip)
    2017-06-23 12:38:22下载
    积分:1
  • HDB3modelsim
    HDB3编码通过verilog实现,通过modelsim仿真(HDB3 coding is implemented by Verilog and simulated by Modelsim)
    2020-06-18 05:20:02下载
    积分:1
  • vhdl 基于cpld的8*8点阵显示显示心型
    基于CPLD的实现控制8x8点阵动态显示心型图案的程序,使用VHDL语言,通过调节分频系数可以实现点阵的变换速度,通过改变不同的状态可以让点阵显示不同的图案。
    2023-07-21 07:55:03下载
    积分:1
  • rs_204_188----v1.0
    RS 编码和解码Verilog Code, 实现了RS(204,188)的编码和译码;(RS Coding and Decoding Verilog code, implement RS(204,188) )
    2021-03-25 20:29:14下载
    积分:1
  • BBTHG_II_t_x
    KDP晶体二倍频与三倍频;基于耦合波方程组;已于实验结果校核 (Sum Frequency in KDP)
    2021-03-16 11:39:21下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载