-
clock
本程序实现数字钟系统，有整点报时功能，可显示切换年月日，定时功能(Digital clock system of this program, with the whole point timekeeping function, can display the date, the timing function)
- 2015-04-19 22:07:02下载
- 积分：1
-
fifo
异步FIFO的实现，很经典的三段式状态机的写法。(The realization of the asynchronous FIFO, very classic three-step writing state machine.)
- 2015-12-20 16:19:07下载
- 积分：1
-
new
说明： 通过spi实现加速度计adxl357读取xyz三轴方向的加速度值(Accelerometers adxl357 read the acceleration value of XYZ three-axis direction through SPI)
- 2021-03-23 08:49:15下载
- 积分：1
-
WA
说明： QUARTUS2 16.9 VHDL FPGA ENDAT2.2
- 2020-11-24 17:50:21下载
- 积分：1
-
AD9777_SPI_CONFIG
verilog ad9777 ad芯片的配置程序，SPI接口协议 16bit DA(Verilog ad9777 AD chip configuration program, SPI interface protocols for 16 bit DA)
- 2020-07-29 21:08:38下载
- 积分：1
-
合众大公司XILINX_V4实验箱原理图
合众大公司XILINX_V4实验箱原理图-United XILINX_V4 large companies schematic experimental box
- 2022-12-12 08:15:03下载
- 积分：1
-
8位数字显示的简易频率计
（1）能够测试10HZ~10MHZ的方波信号；
（2）电路输入的基准时钟为1HZ，要求测量值以8421BCD码形式输出；
（3）系统有复位键；
（4）采用分层次分模块的方法，用Verilog HDL进行设计，并对各个模块写出测试代码；
（5）具体参照说明文档（包含源代码，仿真图，测试波形，详细的设计说明）(A square wave signal capable of testing 10HZ~10MHZ;
(2) the reference clock input by the circuit is 1HZ, and the measured value is output in the form of 8421BCD code;
(3) the system has a reset key;
(4) adopt the method of layering sub sub module and design with Verilog HDL;
(5) write test simulation program.)
- 2020-12-02 02:59:26下载
- 积分：1
-
verilog HDL verilog HDL verilog HDL
verilog HDL verilog HDL verilog HDL -verilog HDL
- 2022-02-09 14:27:35下载
- 积分：1
-
ppmencoder
一个八位的并行输入，串行输出的编码器；带有开头结尾帧。(It is an encode with eight palallel input and a serial output.)
- 2020-11-23 01:19:34下载
- 积分：1
-
test_ad9852
使用FPGA来控制DDS信号的产生，从而达到高频信号产生的目的。使用的DDS芯片为AD9852，在QuartusII下编写。(Using the FPGA to control the DDS signal generation, so as to achieve high-frequency signal generation purposes. Use of DDS chip AD9852, in the QuartusII prepared.)
- 2010-01-27 17:02:16下载
- 积分：1
