登录
首页 » VHDL » 该源码为几个正弦ROM,已经编译并通过,可以直接下载,不需要,内部含有正弦ROM表,还有ROM的宏模块...

该源码为几个正弦ROM,已经编译并通过,可以直接下载,不需要,内部含有正弦ROM表,还有ROM的宏模块...

于 2022-02-15 发布 文件大小:237.96 kB
0 150
下载积分: 2 下载次数: 1

代码说明:

该源码为几个正弦ROM,已经编译并通过,可以直接下载,不需要,内部含有正弦ROM表,还有ROM的宏模块-the source for several sine ROM, has been compiled and passed, can be directly downloaded, not internal ROM containing sine table, the Acer ROM module

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 电子表,实现计时记分计秒的功能,同时可以对时分秒进行校正,实现调时功能。...
    电子表,实现计时记分计秒的功能,同时可以对时分秒进行校正,实现调时功能。-Electronic watches, time points of dollars to achieve a second function, at the same time when the minutes and seconds can be calibrated to achieve when the transfer function.
    2022-06-03 13:45:21下载
    积分:1
  • altera公司cpld/fpga开发软件quartus2中文使用教程
    altera公司cpld/fpga开发软件quartus2中文使用教程-altera company cpld/fpga development of software to use Chinese quartus2 Guide
    2022-11-23 18:50:03下载
    积分:1
  • 里德所罗门编码器的VHDL
    应用背景里德所罗门码–纠错码是由欧文·里德所罗门和古斯塔夫1960介绍了一个重要的群体。他们有很多重要的应用,其中最突出的包括消费者的技术,如CD,DVD,蓝光光盘,QR码,数据传输技术,如DSL和WiMAX,广播系统等作为dvband ATSC和存储系统,如RAID 6。它们也被用于卫星通信。关键技术数据存储苇编码在海量存储系统中应用非常广泛,以纠正与媒体缺陷相关的突发错误。苇编码是光盘的重要组成部分。这是强大的纠错编码在大规模生产的消费产品第一次使用,和DAT和dvduse类似的计划。在CD,两层芦苇–所罗门编码由28路卷积交织器产生一个方案称为交叉交错里德所罗门编码–分离(保监会)。一个保监会解码的第一个元素是一个相对薄弱的内部(32,28里德所罗门码–),缩短了从(255251)8位符号代码。该代码可以正确的高达2字节的错误,每32字节块。更重要的是,它的旗帜为擦除任何不可恢复的块,即,超过2字节的错误块。解码后的28字节的块,与擦除指示,然后由交织器对不同的块(28,24)外码。多亏了分选,擦除28字节的块内的代码从成为一个单独的擦除字节在28个外层代码块。外码很容易纠正,因为它可以处理多达4每块擦除。其结果是一个中国保监会,可以完全正确的错误爆发高达4000位,或约2.5毫米的光盘表面。此代码是如此的强烈,大多数CD播放错误几乎肯定是由跟踪误差,使激光器跳轨道引起的,不是由纠正突发错误。[ 2 ]DVD使用类似的方案,但更大的一块,(208192)内的代码,和(182172)外码。里德所罗门–纠错也用于parchive文件通常贴附在Usenet多媒体文件。分布式在线存储servicewuala还利用里德所罗门–分手时的文件。
    2022-05-27 04:28:58下载
    积分:1
  • relay_test
    Simple relay trigger
    2015-01-28 12:16:35下载
    积分:1
  • 一种基于LUT的预失真方法。其中的一部分,有参考价值。
    一种基于LUT的预失真方法。其中的一部分,有参考价值。-one method of DPD based on LUT
    2022-06-30 17:35:36下载
    积分:1
  • 基于FPGA的1553B总线编码解码器的设计
    基于FPGA的1553B总线编码解码器的设计-1553B Bus FPGA-based codec design
    2022-02-25 23:58:17下载
    积分:1
  • wola
    WOLA polyphase filter加权跌接累加FFT信道化技术(WOLA polyphase filter bank)
    2020-09-28 14:57:45下载
    积分:1
  • line_four
    利用verilog HDL逐点比较法实现直线和圆弧插补(Use verilog HDL by-point comparison method to achieve linear and circular interpolation)
    2020-12-01 14:59:27下载
    积分:1
  • FPGA_实时时钟设计
    通过配置DS1302芯片来实现实时时钟的监测,我们通过通过控制2个按键来选择我们要在数码管上显示的时间,按下按键1我们来显示周几,按下按键2来显示年月日,不按显示时分秒,这样显示复合我们的数字表的显示(By configuring DS1302 chip to monitor the real-time clock, we select the time that we want to display on the digital tube by controlling 2 keys. Press key 1 to show the week, press the key 2 to show the year and month, not according to the display time, so that the display of the display of the display of our digital table.)
    2020-10-22 15:17:23下载
    积分:1
  • Tempe_deteV2.1
    说明:  FPGA接收串口UART发来的指令设定温度报警值,实时采集DS18B20温度传感器并显示,带报警功能(FPGA receives the instruction from UART, sets the temperature alarm value, collects and displays DS18B20 temperature sensor in real time, with alarm function)
    2021-04-13 13:28:56下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载