该源码为几个正弦ROM,已经编译并通过,可以直接下载,不需要,内部含有正弦ROM表,还有ROM的宏模块...

使用verilog语言，滚动显示“verilog”字符串程序代码及相关说明(Using verilog language, scrolling display " verilog" string code and instructions)

making a simple clock using altera vhdl

&单元格

FPGA神经网络设计（影印本），全英文，很有用(FPGA neural network design (photocopies), all in English, very useful)

mc8051内核,VHDL程序,内有说明,超详细.-mc8051 kernel, VHDL program, which has made it clear, super-detailed.

路由器是Noc的重要组成部分。本文实现了一个简单的Noc路由器。该路由器的主要单元包括FIFO缓冲区、路由单元、控制单元、交叉开关和仲裁单元。在这种情况下，使用XY路由算法。这里没有使用流量控制机制。仲裁器的输出决定了纵横开关的选择线。这里5到1个mux构成一个纵横制交换机。有5个仲裁单位。存在5个路由逻辑单元。每个端口都有自己的路由单元。路由单元的输出包括本地、北、南、东和西。ie输出是一个5位向量。此输出的第0位表示本地端口，第1位表示北，第2位表示南等。对于本地仲裁器输入，是所有t的第0位

The code is used to interface PC monitor with Spartan 3E for the display. if you run the program on spartan 3 you would be able to see different test pattern on the monitor screen

time to digital convertor

这是一个基于FPGA控制点阵板显示的益智趣味类小游戏，游戏中玩家通过键盘↑↓←→键控制控制人物上下左右移动，从起始点出发，目的是走到迷宫的出口。游戏有着友好的用户界面，而且有多种模式，多种地图供玩家选择。 1.普通不计时模式：玩家可以看到整个迷宫地图，游戏没有时间限制； 2.普通计时模式：玩家可以看到整个迷宫地图，必须在20秒内找到出口，否则游戏失败； 3.高级不计时模式：玩家并不能看到整个迷宫的地图，只能看到其周围的2步以内部分路径，其他路径需要靠自己移动来探索，这样就仿佛置身迷宫之中，更有可玩性，游戏没有时间限制； 4.高级计时模式：同样玩家：玩家并不能看到整个迷宫的地图，只能看到其周围的2步以内部分路径；必须在20秒内找到出口，否则游戏失败。

fpga正弦波发生函数，可用于自动生成rom文件(fpga sine wave generating function)