making a simple clock using altera vhdl

说明：  Browser modularization processing, browser modularization combing, browser modularization expansion

hash加速器的verilog实现，也用于fpga或asic(hash verilog rtl )

在Altera公司的Quartus II软件平台下完成了基于Log-MAP算法的Turbo码编译码器的FPGA设计及实现。在Turbo码的FPGA设计与实现部分，主要针对了 Turbo码的编译码器中各个重要模块进行了设计和实现，例如编码器中RSC分量译码器、交织器，以及译码器中对数据量化和运算、E函数、SISO分量译码器（分支度量、前向递推、后向递推以及对数释然比的计算）的设计与实现。

说明：  FPGA控制AD7321的模块，是本人亲自试验过的。有Verilog源码，和简单文档。(FPGA control module of the AD7321 is personally tested. There Verilog source code, and simple document.)

3X3矩阵乘法的VHDL程序实现！对初学者有很大的帮助！-3X3 matrix multiplication VHDL program! For beginners is a great help!

本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.-I prepared for the sentinel division, the development of software for the ISE6.2 Xilinx, PAR through simulation.

I2C温度传感器ADT75的控制源码 使用verilog 状态机实现 易入门-I2C for ADT75 temperature sensor

用VHDL编写的RS232串口的通信程序-Written with the VHDL serial RS232 communication program

uart串行口,用Verilog编写的.供大家参考-uart serial port, using Verilog prepared. For your reference

实现一个简单的电子钟，其时间（时，分，秒）可以设置和更改，设置和更改的同时不会影响其他显示的变化（相互独立）。-achieve a simple electronic bell, the time (hours, minutes and seconds) can set and change, Settings and change will not affect the other shows the change (independent).