登录
首页 » VHDL » 基于交叉开关的路由器

基于交叉开关的路由器

于 2023-03-10 发布 文件大小:3.82 kB
0 184
下载积分: 2 下载次数: 1

代码说明:

路由器是Noc的重要组成部分。本文实现了一个简单的Noc路由器。该路由器的主要单元包括FIFO缓冲区、路由单元、控制单元、交叉开关和仲裁单元。在这种情况下,使用XY路由算法。这里没有使用流量控制机制。仲裁器的输出决定了纵横开关的选择线。这里5到1个mux构成一个纵横制交换机。有5个仲裁单位。存在5个路由逻辑单元。每个端口都有自己的路由单元。路由单元的输出包括本地、北、南、东和西。ie输出是一个5位向量。此输出的第0位表示本地端口,第1位表示北,第2位表示南等。对于本地仲裁器输入,是所有t的第0位

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SZ-VHDL
    系统数字逻辑电路设计方法以及示例的介绍,分析较好,有价值(System digital logic circuit design methods and introduce examples, analyze good and valuable)
    2014-03-30 08:34:05下载
    积分:1
  • 基于 FPGA 的乒乓游戏
    该项目实现了在Altera FPGA中的乒乓球比赛。游戏控制器是建立在FPGA中。玩家使用它连接到FPGA开发板玩的游戏键盘。本场比赛显示VGA屏幕上。所有部件,如键盘,VGA屏幕是由控制装置控制。
    2022-03-28 19:03:27下载
    积分:1
  • DAC0832_control
    说明:  用verilog HDL编程实现的基于DAC0832的三角波信号,可借鉴编程实现DAC0832芯片控制(Programming with verilog HDL DAC0832-based triangular wave signal, we may learn programming DAC0832 chip control)
    2011-03-25 17:47:05下载
    积分:1
  • THU微纳电子系ic设计课程大作业CNN
    说明:  THU微纳电子系ic设计课程大作业,使用verilog实现CNN加速器,含一层卷积和池化,仿真通过。(a CNN accelerator written in VerilogHDL, including one conv layer and one pooling layer, simulation passed)
    2020-07-06 20:18:57下载
    积分:1
  • 编译实现循环码的产生,用FOR循环分别对其中的码元进行设置。...
    编译实现循环码的产生,用FOR循环分别对其中的码元进行设置。-Implementation cycle of the compiler generated code, respectively, using FOR Cycle one of the key element of the set.
    2022-08-11 07:55:45下载
    积分:1
  • 1
    说明:  单周期cpu,使用verilog编写的的单周期cpu支持......等功能(Single cycle CPU, using Verilog written single cycle CPU support... And other functions)
    2021-03-15 08:45:07下载
    积分:1
  • I2C
    说明:  一种能简单的实现I2C通讯的代码,对于主机和从机之间的通讯讲解的很清楚。(A Code for I2C Communication)
    2020-06-18 23:20:02下载
    积分:1
  • 汽车尾灯控制系统 汽车尾灯控制器的VHDL程序实现
    汽车尾灯控制系统 汽车尾灯控制器的VHDL程序实现 -car taillight control system controller car taillight VHDL program
    2022-11-01 18:00:03下载
    积分:1
  • soft for changing Verilog code to c++ code ,c code
    将Verilog代码转换成C++代码的软件,C源代码。-soft for changing Verilog code to c++ code ,c code
    2022-01-24 14:30:24下载
    积分:1
  • HDB3
    FPGA实验_HDB3编码器设计(包含5个模块)(FPGA design experiments _HDB3 encoder (including 5 modules))
    2020-11-30 10:29:28下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载