登录
首页 » VHDL » mc8051内核,VHDL程序,内有说明,超详细.

mc8051内核,VHDL程序,内有说明,超详细.

于 2022-07-04 发布 文件大小:197.55 kB
0 165
下载积分: 2 下载次数: 1

代码说明:

mc8051内核,VHDL程序,内有说明,超详细.-mc8051 kernel, VHDL program, which has made it clear, super-detailed.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Moltiplicatore-FP
    moltiplicatore floating point
    2009-05-12 20:26:28下载
    积分:1
  • VHDL-100-examples
    VHDL 的100例程代码,能够使你熟练掌握VHDL语言的编写(100 routines of VHDL code, enabling you to master the preparation of the VHDL language)
    2012-07-31 11:17:51下载
    积分:1
  • LDPC-long40rate0.5-encode-and-decode
    LDPC的短码,码长为40速率为0.5的LDPC码的设计,用的是QC矩阵,压缩文件为原码部分,工程太大传不上去。(LDPC short code, a code length of 40 rate of 0.5 LDPC code design, using a QC matrix, the compressed file is part of the original code, do not pass up the works too.)
    2013-07-01 09:28:47下载
    积分:1
  • nor_flash_verilog
    fpga verilog实现 S29GL256S 系列 并行 nor flash 的读写擦除操作功能。 verilog源代码。(Verilog S29GL256S to achieve FPGA series parallel flash nor read and write erase operation function. Verilog source code)
    2021-04-15 16:18:54下载
    积分:1
  • LED7s
    七段LED数码管显示译码器设计,将输入的16位二进制数据分别输出到4个数码管上(Seven-segment LED display decoder design, the input of 16 binary data are output to the four digital tube)
    2021-04-23 23:28:47下载
    积分:1
  • 8b10bEncoderDecoder-SourceCode (1)
    lattice的官方8b10b代码, 1012年版本,diamond3.5编译。(lattice 8b10b encoder decoder code)
    2020-08-31 14:58:10下载
    积分:1
  • aFifo
    verylog语言编程,为异步flipflop的程序。具有数据传输功能,数据位数可以用户设定(verylog language programming for asynchronous Flipflop procedures. With a data transmission function, data can be user set the median)
    2007-08-28 10:26:03下载
    积分:1
  • VHDL产生时钟50分频程序,供初学者参考
    VHDL产生时钟50分频程序,供初学者参考-VHDL generated clock frequency of 50 procedures, the reference for beginners
    2022-03-06 08:34:20下载
    积分:1
  • avoidance-radar
    汽车在防撞雷达方向的研究的详细原理的介绍(Introduction of detailed schematic of the car in the direction of the anti-collision radar)
    2013-01-06 14:01:47下载
    积分:1
  • VHDL,схемапроцессора,созданиесвоегоустройства
    应用背景Нарисунке1показанацифроваясистема,котораясостоитизнескольких9разрядныхрегистров,мультиплексора,блокасуммирования-вычитанияиблокуправления(конечныйавтомат)。Данныепоступаютвсистемучерез9разрядныйвходДин。Этиданныемогутбытьзагруженычерезмультиплексорвразличныерегистры:регистрыR0,……,R7Сив。Мультиплексортакжепозволяетпередаватьданныеотодногорегистрадругому。Суммированиеивычитаниевыполняютсятакжеприпомощимультиплексора。Приэтомодноизчиселзагружаетсявдополнительныйрегистрсобой。Послевыполненияарифметическойоперациирезультатпомещаетсяврегистрг。ДанныеизрегистрагзатемпередаютсяводинизрегистровР0,……,С7。关键技术Системаможетвыполнятьразличныеоперациивкаждомтакте,взависимостиоткомандблокауправления。Этотблокопределяет,какиеданныедолжныбытьпомещенынашинуивкакойизрегистровонидолжныбытьзагружены。Например,еслиблокуправленияустановитсигналыr0outиАйн,томультиплексорподключитвыходрегистраR0внашину,иэтиданныебудутзагруженынаследующемфронтесигналачасыврегистрсобой。
    2022-04-30 14:38:33下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载