登录
首页 » VHDL » 用VERILOG HDL实现的任意 频率分频器源代码,是一个通用的程序...

用VERILOG HDL实现的任意 频率分频器源代码,是一个通用的程序...

于 2022-03-25 发布 文件大小:131.44 kB
0 229
下载积分: 2 下载次数: 1

代码说明:

用VERILOG HDL实现的任意 频率分频器源代码,是一个通用的程序-With VERILOG HDL realize arbitrary frequency divider source code, is a generic procedure

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696516资源总数
  • 106914会员总数
  • 0今日下载