登录
首页 » VHDL » 产生伪的VHDL语言程序

产生伪的VHDL语言程序

于 2022-02-05 发布 文件大小:2.21 kB
0 171
下载积分: 2 下载次数: 1

代码说明:

伪随机m序列产生的VHDL语言程序- program in VHDL language for generating pseudo-random m sequence

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • This is a JPEG codec the VHDL code
    这是一个JPEG的编解码的VHDL程序代码-This is a JPEG codec the VHDL code
    2023-05-21 08:00:03下载
    积分:1
  • BLAST_QR1
    MIMO系统采用QR检测算法的MATLAT仿真程序(mimo qr)
    2009-07-15 08:09:01下载
    积分:1
  • S03_基于ZYNQ的DMA与VDMA的应用开发
    说明:  VIVADO dma以及vdma 使用文档 基于ZYNQ 7020(vivado DMA&VDMA example text of zynq)
    2020-06-17 11:40:02下载
    积分:1
  • 9850sin_function
    ad9850函数发生器 MSP430单片机驱动程序 扫频 DDS(AD9850 DDS)
    2013-08-27 15:13:29下载
    积分:1
  • timescale-1ns
    说明:  这是一款由晶振产生的脉冲控制的数字钟,可以从00:00:00到23:59:59之间进行计时。(this is a clolk controlled by continuious pulse.it can timing from 00:00:00 to 23:59:59.)
    2011-04-13 19:21:39下载
    积分:1
  • 玩转LVDS_USB
    说明:  verilog 版本,Xilinx玩转USB3.0,LVDS接口(verilog version,Xilinxplay with USB3.0,LVDS)
    2021-01-01 16:01:57下载
    积分:1
  • Roy dsd
    说明:  basic verilog code on siso, piso, sipo
    2020-06-25 18:40:01下载
    积分:1
  • File name: ADC0809.vhd features: Based on the VHDL language, easy to control imp...
    文件名:ADC0809.vhd功能:基于VHDL语言,实现对ADC0809简单控制说明:ADC0809没有内部时钟,需外接10KHz~1290Hz的时钟号,这里由FPGA的系统时钟(50MHz)经256分频得到clk1(195KHz)作为ADC0809转换工作时钟。-File name: ADC0809.vhd features: Based on the VHDL language, easy to control implementation of the ADC0809 Description: ADC0809 internal clock does not need external 10KHz ~ 1290Hz clock number, here by the FPGA system clock (50MHz) frequency by 256 points to be clk1 (195KHz ) as the conversion ADC0809 clock job.
    2023-07-04 18:20:03下载
    积分:1
  • robot_7_31
    使用Verilog HDL来控制机器人,六个高精密舵机,舵机运动非常流畅,舵机不抖动(FPGA to control the robot servo, six servos)
    2012-12-07 11:11:02下载
    积分:1
  • adda
    说明:  基于FPGA 黑金ALINX 515的 ADDA采样模块源码(需调试)(ADDA Sampling Module Source Code Based on FPGA Heijin ALINX 515)
    2020-06-20 13:00:01下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载