登录
首页 » VHDL » 关于vhdl的一些例子

关于vhdl的一些例子

于 2022-01-28 发布 文件大小:339.59 kB
0 189
下载积分: 2 下载次数: 1

代码说明:

关于vhdl的一些例子-on some of the examples of VHDL

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • dac
    简易函数发生器,能产生正弦波,三角波,梯形波,方波,并且可调频率和幅度值。(Simple function generator can produce sine, triangle wave, trapezoidal wave, square wave, and the adjustable frequency and amplitude values.)
    2011-08-28 14:11:37下载
    积分:1
  • fpga驱动单个灯构成的点阵的程序
    程序设置了fpga 的 5x5点阵驱动程序,代码相对比较简洁,这个程序可以作为fpga输出控制,驱动稳压芯片工作,进而点灯
    2022-05-18 13:42:56下载
    积分:1
  • 7x7块交织器的FPGA设计
    基于FPGA的7x7块交织器设计,程序分交织、解交织两部分,并在QUARTUS II 9.0 下仿真通过,内附模块详细端口说明及仿真分析文件。
    2022-12-16 23:40:03下载
    积分:1
  • GAL16V8(fangzhen74LS138)
    GAL16V8(仿真74LS138),试验通过。包括able及jed文件。对pcb印板设计时,对简化走线特别有用。简单的修改GAL16V8程序,可灵活地进行地址译码修改。(GAL16V8 (simulation 74LS138), test passed. Including the able and jed file. Printed on the pcb board design, especially useful to simplify alignment. Simple modifications GAL16V8 program, the flexibility to change the address decoding.)
    2011-01-26 20:43:01下载
    积分:1
  • attachments
    attachement of attachments..bits pilani
    2013-04-13 23:08:45下载
    积分:1
  • digital_clock
    说明:  数字钟通过verilog实现,并且支持Modelsim仿真,通过实验验证(The digital clock is implemented by Verilog and supports Modelsim simulation)
    2020-06-18 05:00:02下载
    积分:1
  • VHDL的寄存器读写参考,可自己根据要求重新修改,本示范只做参考用...
    VHDL的寄存器读写参考,可自己根据要求重新修改,本示范只做参考用-Register read and write VHDL reference to their request to amend in accordance with, the reference model only
    2022-09-23 06:45:03下载
    积分:1
  • Altera 基础篇公司书籍源码
    Altera 基础篇公司书籍源码-Altera Corporation based on chapter books-source
    2022-10-29 10:20:03下载
    积分:1
  • Nios-II
    niosII的ip核的实现原理讲解,讲解的非常详细。(niosII ip nuclear realization of the principle of explanation, to explain in great detail.)
    2011-11-03 20:54:13下载
    积分:1
  • FSK信号发生器,基于VHDL语言,好用的!
    FSK信号发生器,基于VHDL语言,好用的!-FSK signal generator, based on the VHDL language, useful!
    2022-06-19 14:00:10下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载