登录
首页 » VHDL » sm4 vhdl

sm4 vhdl

于 2022-11-05 发布 文件大小:2.45 kB
0 181
下载积分: 2 下载次数: 1

代码说明:

sm4密码算法在FPGA上的实现。 编程语言为VHDL,开发工具是quartus13.1,已在modelsim上仿真通过。压缩包包含两个.v文件,一个是sm4算法的库函数文件,一个是sm4算法的top文件。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ZBT SRAM控制器参考设计,xilinx提供,(ZBT SRAM是一种高速同步SRAM)...
    ZBT SRAM控制器参考设计,xilinx提供,(ZBT SRAM是一种高速同步SRAM)-ZBT SRAM controller reference design for Xilinx (ZBT SRAM, a high-speed synchronous SRAM)
    2023-03-10 04:20:03下载
    积分:1
  • these files are written in verilog but i am uploading in text format
    these files are written in verilog but i am uploading in text format
    2022-01-26 00:53:26下载
    积分:1
  • 去抖动状态机,外部按键转换状态,同时可去抖动
    去抖动状态机,外部按键转换状态,同时可去抖动-To shake state machine, the external key conversion state, while to the jitter
    2022-02-07 09:04:28下载
    积分:1
  • 是用于pci开发的核,可以将硬件的信息映射到然间上来 节省出开发人员用于了解硬件的时间...
    是用于pci开发的核,可以将硬件的信息映射到然间上来 节省出开发人员用于了解硬件的时间 -Pci developed for nuclear, hardware information can be mapped to the inter-ran up to save the developers time to understand the hardware
    2022-01-26 02:12:56下载
    积分:1
  • 三星K9F2G08flash读写擦出
    此程序完成了FLASH的擦除,读写的功能,并通过USB芯片FT245传送到PC...............................................................................................................................................................................................
    2023-04-22 11:30:03下载
    积分:1
  • ABencode
    FPGA实现增量式光栅尺正交脉冲解码,基于Verilog(FPGA realization of incremental grating ruler orthogonal pulse decoding, based on Verilog)
    2020-11-21 20:59:36下载
    积分:1
  • tlk2711test
    用verilog语言实现了tlk2711serdes芯片的高速串行功能,包含工程与仿真文件,亲测可用(Using Verilog language to achieve a high-speed serial tlk2711serdes chip function, including the project and the simulation file, pro test available)
    2020-12-29 23:39:00下载
    积分:1
  • jiaotongdeng
    基本交通系统,实现城市交通路口的模拟仿真,自己的课程设计作品(Basic transport system, urban traffic junction simulation, design their own courses)
    2008-03-26 21:54:20下载
    积分:1
  • pingpangqiu
    基于basys2的简单的乒乓球小游戏,通过ise13.4开发,使用语言VHDL,能够通过VGA在显示屏显示,能够实现双人对打,有计分功能。(Simple table tennis game, based on basys2 through ise13.4 development, using VHDL language, can through the VGA display shows, can achieve a double play, scoring function.)
    2014-07-04 01:42:00下载
    积分:1
  • Copy
    说明:  this file describes the steps in building a fifo buffer module in verilog hdl and programming them on an fpga device
    2020-06-21 21:00:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载