登录
首页 » VHDL » 用VHDL编写的JK触发器

用VHDL编写的JK触发器

于 2022-01-26 发布 文件大小:9.56 kB
0 168
下载积分: 2 下载次数: 1

代码说明:

用VHDL编写的JK触发器  用VHDL编写的JK触发器 用VHDL编写的JK触发器

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VGA显示接口的verilog控制程序。VGA显示驱动控制
    VGA显示接口的verilog控制程序。用于VGA显示器的控制驱动-VGA display interface Verilog control procedures. Control for VGA display driver
    2022-04-10 10:17:35下载
    积分:1
  • Time_setting
    时间设置 可以作为设计中的一个小模块进行使用 方便快捷(time setting)
    2012-03-30 10:12:28下载
    积分:1
  • VHDLdevelopment-court
    vhdl数字电路设计经典教程,入门必备,非扫描版,非常清晰(vhdl digital circuit design classic handbook, entry-essential, non-scan version, very clear)
    2011-07-13 16:23:18下载
    积分:1
  • 一个很好的VHDL实现的功能模块程序,希望你可以用的上!
    一个很好的VHDL实现的功能模块程序,希望你可以用的上!-a good VHDL functional module procedures in the hope that you can use!
    2022-06-01 18:48:57下载
    积分:1
  • Nios_II_uCOS
    本源码为Nios II的开发示例,主要演示基于Nios II的uCOS的移植。开发环境QuartusII。 本示例十分经典,对基于SOPC开发的FPGA初学者有很大帮助。(The source code for the Nios II development of examples, mainly based on the Nios II shows the uCOS transplant. Development environment QuartusII. This example is very classic, FPGA-based SOPC development of great help for beginners.)
    2009-12-18 14:08:40下载
    积分:1
  • 9826
    针对AD9826驱动设计的Verilog代码,主要是配置ccd采样的设计(The Verilog code is designed for AD9826, to configuration ccd sampling )
    2020-07-16 21:48:50下载
    积分:1
  • MAX+plus II编译的模30加法计数器,简单的与非门组成!
    MAX+plus II编译的模30加法计数器,简单的与非门组成!-MAX+ Plus II compiler module adder 30 counters, a simple composition with the non-door!
    2022-04-18 02:27:03下载
    积分:1
  • emif_tt
    实现dsp与fpga的emif的verilog异步实现,可实现异步读写以及相应功能模块控制,文件中包含仿真后的波形图形以及仿真测试程序,运行环境quartus ii11.0,仿真环境mmodelsim se 6.5d(Achieve dsp and fpga verilog asynchronous implementation of the emif, enabling asynchronous reading and writing as well as the corresponding function module control, the document contains graphics, and after the simulation waveform simulation testing procedures, operating environment quartus ii11.0, simulation environment mmodelsim se 6.5d)
    2020-12-04 15:59:23下载
    积分:1
  • 20190718 - Copy
    说明:  this files describes how to build i2c block modules in verilog hdl and programming them on an fpga device
    2020-06-21 21:20:02下载
    积分:1
  • 次源码实现一个扩频接收机系统,用VHDL语言编写,并且有完整得测试程序
    次源码实现一个扩频接收机系统,用VHDL语言编写,并且有完整得测试程序-Second source to achieve a spread spectrum receiver system, using VHDL language, and have a complete test procedure was
    2023-03-07 13:30:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载