基本逻辑门电路的设计方法，或门的VHDL的设计让你更容易步入VHDL的设计氛围中，简单的或门编制-Basic logic gate circuit design methods, or the door of the VHDL design allows you to more easily into the VHDL design environment, the simple OR gate preparation

基于FPGA的数字低通滤波器 。。。。。(FPGA-based digital low-pass filter。。。。。)

基于nios的vga显示实验，自制的ip核。可以按照自己的需求改写ip(Nios to vga display ip nuclear experiments, homemade. Can be rewritten in accordance with their own needs ip)

一个AD9226芯片的驱动，用FPGA写的。虽然简单，但是希望对各位有帮助(An AD9226 chip driver, FPGA written. Though simple, but I hope you will help)

数字滤波器组。包含matlab程序和word说明。通过一个低通数字滤波器和多个带通数字滤波器组合成一个滤波器组(Groups of the digital filter. Contains matlab program and word description. Through the combination of a low pass digital filter, and a plurality of band-pass digital filter into a filter bank)

当年本科时的毕业设计，信号发生器和频率计-The time of the year undergraduate graduate design, signal generator and frequency counter

工程实用观点，简单介绍集成电路的传统设计语言现状。(Practical engineering point of view, the traditional integrated circuit design brief language status.)

应用背景算术逻辑单元程序为4。执行右移，左移，multiplication.addition和分工，subtraction.no数学符号的使用。ALU具有多种输入和输出的网，这是共同的电气连接，用于传输数字信号之间的逻辑和外部电路。当一个ALU操作，外部电路将信号输入的ALU，响应的，ALU产生和传递信号到外部电路通过输出。关键技术算术运算添加：一个和乙的总和，并出现在。加随身携带：一、乙方及随身携带，并将之以。减：从一个（或反之亦然）中减去，并且在不同的情况下出现开展。对于这个功能，进行有效的“借”指示器。此操作也可用于比较的大小的一个在这种情况下，输出可以被处理器忽略，这是唯一感兴趣的状态位（特别是零和消极的），结果从操作。减去与借用：从一个（或反之亦然）与借用（进行）和差异出现在和进行（借用）。两者的补充（否定）：一个（或一个）是从零开始，并且在Y的差异出现。增量：一个（或乙）增加了一个和由此产生的值出现在Y。递减：一个（或乙）是由一个和由此产生的值出现在Y。通过：所有的一个（或乙）位出现未修改的。此操作通常用于确定操作数的奇偶性或者它是否为零或负。

我的项目执行 filtrage 和抽取使用多相分解，在这种情况下，抽取因子被带到 5，所以筛选器由 5 集团过滤器和每个 oprates 在频率采样除以 5

简单的apb i2s接口，verilog代码，包括rtl实现和testbench(apb i2s interface . coded by Verilog. including rtl and testbench)