quartusii 三分频电路，大家帮参考一下，有什么问题

VHDL的动态扫描显示六个数码管，包含分频代码产生25kHz的扫描信号作为时钟。(VHDL dynamic scanning display six digital tube contains 25kHz scanning signal is generated as a clock divider code.)

本工程中实现的是FPGA控制的LCD1602液晶显示屏的控制程序，实现了LCD1602液晶显示屏上显示一个四位十进制的频率，其中的频率产生模块在另一个程序中出现，没有在该模块中体现，但是仍能清楚到看到LCD1602的控制过程

altera de2 sd 卡源程序。调试成功的-altera de2 sd card source. Debugging success

实现十六位加法器，是书籍上配套的应该可用-This is an 16 bit adder using vhdl

8051的vhdl源代码，主要针对初学者-8051 VHDL source code, mainly for beginners

采用Verilog HDL硬件语言设计,实现基本的公用电话计费功能,设计完整.-Using Verilog HDL language hardware design, the realization of the basic public telephone billing function, design integrity.

VHDL的重要PPT资料,对初学者非常有益处-VHDL important PPT information is very useful for beginners

主要完成ADI公司的DAC（数字-模拟转换器）AD9747的SPI接口及寄存器配置(Mainly to complete ADI' s DAC (digital- analog converter) SPI interface to configure the AD9747 and the register of)

说明：  Matlab源程序，包括插值计算、积分微分等。(Matlab source code, including the interpolation calculations, differential and so on.)

说明：  8位大小比较器的VHDL源代码，Magnitude Comparator VHDL description of a 4-bit magnitude comparator with expansion inputs(eight compared with the size of the VHDL source code, Magnitude Comparator VHDL description of a 4-bit magnitude comparator inputs with expansion)