这是用VHDL编写的译码程序,程序简单易懂

verilog编写随机数产生源程序，在硬件电路设计中应用广泛。本程序是在LFSR and a CASR 基础上实现的-random number generator to prepare Verilog source code, in the hardware circuit design applications. This procedure is in the LFSR and a CASR based on the

verilog hdl verilog hdl verilog hdl-verilog hdl

这是基于verilog hdl的数字时钟源代码，能够实现时分秒的计时，可以手动进行调时与调分。(This is based on the digital clock verilog hdl source code, can be achieved when every minute of the time, you can adjust the time manually adjusting points.)

以太网的vhdl和verilog代码，供大家学习-Ethernet VHDL and Verilog code for everyone to learn

FPGA入门点亮一个LED灯，作为FPGA入门级程序(FPGA is)

酷睿系列流水灯通用程序，来回往返流水，点亮led(ledwater for ep2c8q208c8)

FPGA设计流程指南 介绍基本的设计方法-FPGA Design Process Manual

基于fpga与verilog语言的的sdram读写(SDRAM reading and writing based on FPGA and Verilog language)

在实现 OFDM 中，必须有筛选器，以提高无线电信号的质量。一般情况下，筛选器应用于 OFDM 的类型是 FIR 滤波器。FIR 滤波器是方便使用，因为线性相位的未来。所以，我研究它与实现 FIR 滤波器 VHDL 语言一轮。这段代码是完全测试。但我是节约资源的 FPGA 改进范围。

ϵͳʱ