基于nios ii 驱动altera de1开发板上的lcd和ps2鼠标模块工程

此代码帮助您在spartan系列fpga上设计交通灯控制器，并使用FSM模型进行设计，使设计更简单，也更易于理解；

高速度的处理器大大取决乘数就是其中一个关键硬件块在大多数数字信号处理系统以及一般处理器中。这一项目提出了高速度 8 x 8 位吠陀乘法器结构相当不同于传统的乘法像添加和转移方法。所提出的最重要方面是方法的，发达国家的乘数体系结构方法的基于古代印度吠陀数学的垂直和横向结构。它在一个步骤中生成的所有部分产品和它们的总和。这也给机会为模块化设计可以用于小块设计更大。所以设计复杂性获取输入的较大号的位数减少和模块化获取增加。拟议的吠陀乘数编码中 VHDL （非常高速度集成电路硬件描述语言），合成和模拟使用 EDA (电子设计自动化) 工具-XilinxISE12.1i

简单的apb i2s接口，verilog代码，包括rtl实现和testbench(apb i2s interface . coded by Verilog. including rtl and testbench)

这本书是为开发人员参与设计或编程 使用通用串行总线 (USB) 接口的设备。如果您是一个硬件 设计器，如果你写固件驻留在内的 USB 设备，或者如果你写 与设备通讯的应用程序，这本书是为你。 USB 是足够多才多艺，以达致多个设备的功能。熟悉 USB 外围设备包括鼠标、 键盘、 驱动器、 打印机、 扬声器、 和摄像机。 USB 也是适合数据采集单元、 控制系统、 及其他 具有专用功能，包括一种设计的设备。权 选择的设备硬件、 软件驱动程序和开发工具和技术 可以缓解的路径设计设备，执行其职能而不 错误或用户的恶化。这本书将指导您一路走来。

I am in need of some codes of HDL

《Verilog HDL 程序设计教程》2-"Verilog HDL Design Guide," 2

GAL16V8反汇编源程序JED2ABEL.C 把jec汇编成abel文件-GAL16V8 disassemble source JED2ABEL.C the JEC document compiled abel

用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.(algorithm using the symbols multiplier, HDL-piece quantities. it is not necessary for the company's paid Multiplier ip core.)

ARM7 VERILOG源码，非常精简，3级流水线(ARM7 VERILOG source code, very streamlined, 3-stage pipeline)

基于VHDL的FPGA开发快速入门·技巧·实例 ,电子工程师创新设计必备宝典系列之FPGA开发全攻，未来，FPGA 开 发能力对工程师而言将成为类似C 语言的基础能力之一，面对这样的发展趋势，你还能简单地将FPGA 当成一种逻辑器件吗？还能对FPGA 的发展无动于衷吗？(基于VHDL的FPGA开发快速入门·技巧·实例 )