登录
首页 » VHDL » This is an 16 bit adder using vhdl

This is an 16 bit adder using vhdl

于 2023-09-07 发布 文件大小:102.63 kB
0 299
下载积分: 2 下载次数: 1

代码说明:

实现十六位加法器,是书籍上配套的应该可用-This is an 16 bit adder using vhdl

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • quartus
    利用拨码开关控制液晶显示器进行十进制数字显示。(DIP switches control the use of liquid crystal display to decimal figures.)
    2020-11-24 22:49:33下载
    积分:1
  • 5_ADC_Lab
    altear max10 adc demo,实验使用了2个adc,最大支持18路adc(altear max 10 demo with 2 adc, max support 18 channel adc)
    2021-04-21 14:48:49下载
    积分:1
  • MapCG
    cpu与GPU协同计算一个同时支持GPU与CPU的MapReduce框架实现(cpu and GPU collaborative computing)
    2014-12-04 23:06:54下载
    积分:1
  • myDPll
    说明:  本人写的数字锁相环,有模拟数据,学习锁相环很好的材料。参考书“数字锁相环路原理与应用”编写。(I write the digital phase-locked loop, have simulated data, a good phase-locked loop learning materials. Reference book )
    2008-08-29 08:54:53下载
    积分:1
  • 电子密码锁
    电子密码锁-Electronic Code Lock
    2022-09-25 17:35:03下载
    积分:1
  • stepper_motor
    control stepper motor by fpga card with vhdl program
    2012-01-08 02:34:17下载
    积分:1
  • led1
    点亮led流水灯,通过调用锁相环,可以更改对应的时钟。(Lighting the LED pipelining lamp, the corresponding clock can be changed by calling the phase-locked loop.)
    2020-06-16 07:00:01下载
    积分:1
  • svpwm3
    基於空間向量調變的開關法,在於載波做比較切出方波再送至開關讓馬達啟動(Based on the switching method of space vector modulation, the square wave is cut out for carrier comparison and sent to the switch to start the moto)
    2019-01-04 16:07:37下载
    积分:1
  • serial_communication
    说明:  串口操作源代码,本代码采用veilog hdl语言编写,并经过本人多次验证。(source code, the code used veilog HDL language, and after I repeatedly verified.)
    2006-04-06 09:38:19下载
    积分:1
  • 华勒斯树结构的8位修正展位乘数
    应用背景Booth乘法器实现快速乘法algorithm.mainly用于通信和DSP组成的3块摊位重新编码,华勒斯树和超前进位addder关键技术超大规模集成电路设计,通信和DSP的应用,芯片设计,VHDL,Verilog程序,加法器和乘法器
    2022-02-04 19:57:10下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载