登录
首页 » VHDL » verilog,4、5分频器,5分频器占空比3:2

verilog,4、5分频器,5分频器占空比3:2

于 2022-06-12 发布 文件大小:150.13 kB
0 132
下载积分: 2 下载次数: 1

代码说明:

verilog,4、5分频器,5分频器占空比3:2-Verilog, 4,5 dividers, five dividers ratio of 3:2

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CRC32_D8
    crc32编码的代码(CRC32 coding code)
    2008-05-18 21:52:39下载
    积分:1
  • PCI的VHDL源码希望对大家有用!
    PCI的VHDL源码希望对大家有用!-PCI VHDL source hope useful for all!
    2023-08-16 17:20:02下载
    积分:1
  • Marquee procedures described in VHDL, for beginners to practice
    VHDL描述的跑马灯程序,用于初学者练习-Marquee procedures described in VHDL, for beginners to practice
    2022-05-27 22:24:01下载
    积分:1
  • 三星K9F2G08flash读写擦出
    此程序完成了FLASH的擦除,读写的功能,并通过USB芯片FT245传送到PC...............................................................................................................................................................................................
    2023-04-22 11:30:03下载
    积分:1
  • spartan6_GTP
    基于xilinx公司的SPARTAN6系列芯片的高速全双工串行收发器(high-speed transceiver based on spartan 6 of Xilinx PFGA)
    2018-03-08 23:14:30下载
    积分:1
  • srio
    fpga平台实现srio通信,以及srio端口寄存器设计。(FPGA platform to achieve sRIO communication, as well as sRIO port register design.)
    2017-07-09 16:52:45下载
    积分:1
  • LFSR模块,单个模块,实现移位寄存器,生成测试用pattern
    LFSR模块,单个模块,实现移位寄存器,生成测试用pattern-LFSR
    2023-05-12 15:15:03下载
    积分:1
  • uvm_use_pipelined_ahb
    一个简单的uvm搭建的ahb简单实例,包含了各个组件以及编译的运行的脚本(one sample example about ahb,include every component and compile script)
    2020-10-21 12:17:24下载
    积分:1
  • inverter chain
    说明:  基于HSPICE实现的反相器链,并分析电路延时(Inverter chain based on HSPICE, and analyze circuit delay)
    2020-04-21 12:55:52下载
    积分:1
  • delay
    PWM整流器的死区延迟的VHDL编程,可以参考一下(VHDL programming PWM Rectifier dead-band delays)
    2016-04-12 14:24:45下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载