登录
首页 » VHDL » 用VHDL编写的串口通讯程序,包括几个不同的程序例子,也可以用verilog进行改写。...

用VHDL编写的串口通讯程序,包括几个不同的程序例子,也可以用verilog进行改写。...

于 2023-09-04 发布 文件大小:3.50 kB
0 293
下载积分: 2 下载次数: 1

代码说明:

用VHDL编写的串口通讯程序,包括几个不同的程序例子,也可以用verilog进行改写。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA
    学习FPGA的资料,基于FPGA的卡尔曼滤波器的设计与实现(Learning FPGA information, FPGA-based Design and Implementation of Kalman Filter)
    2010-03-15 21:19:56下载
    积分:1
  • vivado 从此开始配套资料
    说明:  vivado入门使用介绍,初学者入门学习(vivado Instructional pdf)
    2020-07-04 18:00:01下载
    积分:1
  • apb_uart
    这里是apb总线设计代码。这个源程序是基于verilog语言设计的(Here is the APB bus design code. This source program is designed based on Verilog language)
    2021-04-12 14:18:57下载
    积分:1
  • Xilinx PCIcore have a detailed description of official documents, to support the...
    锡林克斯巴达官方文件有详细说明,支持斯巴达、顶点
    2022-02-27 03:33:26下载
    积分:1
  • VMD642_CPLD
    本例程位于 VMD642_CPLD目录中。 使用 CPLD 实现辅助译码、LED 指示灯控制、看门狗等各种逻辑控制电路。源程序使 用 Verilog HDL书写,编译开发系统使用 Cypress公司的 Warp 6.3。(This routine is located VMD642_CPLD directory. Using CPLD implementation auxiliary decoding, LED indicator control, watchdog, and other logic control circuitry. Written using Verilog HDL source code, the compiler development system using Cypress' s Warp 6.3.)
    2013-09-13 13:59:52下载
    积分:1
  • Quartus在自己写的TCL,分布IO的例子。
    quartus 中,自己写的tcl,分配io的例子。-Quartus in their own writing tcl, distribution io example.
    2022-03-24 02:15:21下载
    积分:1
  • 自适应均衡器
    自适应均衡器
    2023-05-01 16:30:08下载
    积分:1
  • Code
    用于数字积分器的设计,主要涉及VHDL、Verilog等FPGA编程语言。(Design of Digital Integrator)
    2011-11-23 21:31:03下载
    积分:1
  • LIP6903CORE_CSC_RGB2YUV
    CSC RGB2YUV Verilog source code
    2011-02-28 20:06:13下载
    积分:1
  • RS232RefComp
    本文档介绍了通用异步收发器(UART)VHDL 组件,它可以使用,也可以与PmodRS232或与一个板上的RS232端口。一个UART 部件被用于转换串行数据为并行数据,并且并行数据为串行数据。串行 转移到UART数据被放置在一个输出总线经过了UART将其转换成并行 信息。该总线可以被用作输入到其它逻辑门阵列中。所得到的数据可 然后再次使用UART组件被送回了串行。
    2022-05-13 15:17:28下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载