altera 公司的15IP源码 亲自测试还不错 有DIV, CONTER

JTAG design verilog code.

verilog 典型电路设计包含各种常用电路的源码和详细的解释，适合新手使用(Verilog typical circuit design includes a variety of commonly used circuit source code and detailed explanations, suitable for beginners to use )

用Verilog编写的基于FPGA的按键边缘检测技术，通过此模块可以很好的消除在按键过程中因抖动或误按造成的 麻烦，同时，在边缘检测技术中使用了约翰逊计数器的思想，是的代码简介，思路清晰。源码中含有大量的注释，有助于读者更好地了解编码思想。

利用verilog HDL逐点比较法实现直线和圆弧插补(Use verilog HDL by-point comparison method to achieve linear and circular interpolation)

本例程位于 VMD642_CPLD目录中。 使用 CPLD 实现辅助译码、LED 指示灯控制、看门狗等各种逻辑控制电路。源程序使 用 Verilog HDL书写，编译开发系统使用 Cypress公司的 Warp 6.3。(This routine is located VMD642_CPLD directory. Using CPLD implementation auxiliary decoding, LED indicator control, watchdog, and other logic control circuitry. Written using Verilog HDL source code, the compiler development system using Cypress' s Warp 6.3.)

DDS实验 matlab 与quartus 的完美结合(DDS experimental combination of matlab and quartus)

用VHDL实现的除法器,非常好使,仿真通过了-Using VHDL realize the divider, so very, simulation adopted

快速实现HDB3码与普通码二进制码的转换，方便学习与了解HDB3码的转换(Quickly achieve HDB3 code and common code binary code conversion, facilitate learning and understanding HDB3 code conversion)

QPSK调制的载波频偏估计，是一个可以调用的函数。接收端进行了一系列的处理。经典的L&R法(QPSK-carrier frequence offset estimation_ L&R)

cic设计 verilog verilog(cic verilog design verilog)