登录
首页 » VHDL » altera 公司的15IP源码 亲自测试还不错 有DIV, CONTER

altera 公司的15IP源码 亲自测试还不错 有DIV, CONTER

于 2022-03-13 发布 文件大小:49.57 kB
0 227
下载积分: 2 下载次数: 1

代码说明:

altera 公司的15IP源码 亲自测试还不错 有DIV, CONTER-ALTERA the 15IP source personally tests are also good DIV, CONTER

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Chapter06
    cvery high compatibles for quartus
    2010-06-10 11:39:28下载
    积分:1
  • omp
    用于压缩感知 OMP 算法非常适合于压缩感知
    2022-02-25 10:12:51下载
    积分:1
  • 几个VHDL的源代码和和一个本人编写的5级流水线RISC CPU的代码
    几个VHDL的源代码和和一个本人编写的5级流水线RISC CPU的代码-several VHDL source code, and in my preparation of a five pipelined RISC CPU code
    2023-05-10 01:55:03下载
    积分:1
  • uvm_use_pipelined_ahb
    一个简单的uvm搭建的ahb简单实例,包含了各个组件以及编译的运行的脚本(one sample example about ahb,include every component and compile script)
    2020-10-21 12:17:24下载
    积分:1
  • VHDL example code
    电路酒窖杂志的vhdl示例。vga控制器、视频发生器等PS2鼠标vhdl
    2022-05-06 09:12:27下载
    积分:1
  • binary_adder_subtractor
    binary adder / subtracter in vhdl
    2012-12-10 14:54:57下载
    积分:1
  • FPGA测试程序SignalTap
    AD9235FPGA编程 可AD采集信号 信号频谱检测 检测任意波形输入(AD9235FPGA programming allows AD to collect signal and spectrum detection and detect arbitrary waveform input.)
    2020-11-24 20:39:34下载
    积分:1
  • 基于sopc的IIC总线设计完整设计sopcIIC
    该例子是基于sopc的IIC总线设计完整设计,分为硬件和软件部分,软件部分是用c语言编写的。该项目是个以完成的项目,据有较高的参考和经济价值。该例子是原来做过的项目。 整个项目是在Quartus II 7.0和nios IDE环境下开发。 (This example is based on the IIC bus design sopc complete design, divided into hardware and software, the software part is written in c language. The project is to complete the project, according to the reference and a higher economic value. The example is a project originally done. The whole project is in the Quartus II 7.0 and the nios IDE development environment.)
    2020-07-12 00:58:53下载
    积分:1
  • bt656_decode
    将嵌入式BT656格式数据解码出带行场同步信号的YCbCr422格式数据(Decoding Embedded BT656 Format Data to YCbCr422 Format Data with Field Synchronization Signa)
    2021-01-28 10:38:35下载
    积分:1
  • 数字钟的实现 FPGA上运行 VHDL编写
    数字钟的实现 FPGA上运行 VHDL编写-Digital clock running on the FPGA to achieve the preparation of VHDL
    2023-08-20 09:25:06下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载