登录
首页 » VHDL » This program is Verlog language program, using QUARTUS6.0 preparation, program i...

This program is Verlog language program, using QUARTUS6.0 preparation, program i...

于 2022-02-10 发布 文件大小:1.33 kB
0 386
下载积分: 2 下载次数: 1

代码说明:

本程序为Verlog语言程序,采用QUARTUS6.0编写,程序实现的功能是控制AD2S80的转换和和数据总线上数据的读取-This program is Verlog language program, using QUARTUS6.0 preparation, program implementation function is to control the conversion and AD2S80 and data bus to read data

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ser_to_parr
    很有用的10bit串并转换verilog程序,需要的可以拿去参考下,在quartusII上已验证过(Useful 10bit string and convert verilog program, need to take a reference, has been verified in quartusII)
    2012-05-21 16:21:22下载
    积分:1
  • Hoang_ha_PIC18_for_proteus.2
    library of protues aaaaaaaa
    2013-11-12 12:00:40下载
    积分:1
  • VHDL language learning paradigm, the FSK
    学习VHDL语言的范例,有关FSK-VHDL language learning paradigm, the FSK
    2023-06-01 13:25:03下载
    积分:1
  • AD7760_TEST
    AD7760模数转换,使能滤波器功能,简单易懂,可进行各种配置 全功能支持,并附加使用说明(AD7760 Full Function Support with Additional Instructions)
    2021-03-17 13:39:20下载
    积分:1
  • fpga_dsp_simple
    dsp和fpag通信的测试程序,包含整个工程和signaltap测试信号。(the the dsp and fpag communications test procedures, including the entire the engineering and signaltap test signal.)
    2013-04-14 15:17:20下载
    积分:1
  • FPGA verilog代码
    说明:  数电实验FPGA verilog代码,包括秒表、全加器、半加器等。(FPGA Verilog code for digital experiment)
    2020-04-29 11:16:05下载
    积分:1
  • 寄存器的VHDL源码.可能有点简单 新手大家间量 希望和大家学习...
    寄存器的VHDL源码.可能有点简单 新手大家间量 希望和大家学习-VHDL source register. May be a bit simple volume between novice you would like to learn
    2022-12-21 02:40:03下载
    积分:1
  • 简易cpu的设计
    计算机组成原理的课程设计作业,用vhdl语言写了一个简易的cpu,包括寄存器,存储器等原件,完全用代码写成,没有直接用原件去连接,有助于我们很好的学习vhdl。   这是一个cpu的连接代码,并没有各种原件的代码 ,因为各个原件代码很简单就没上传
    2022-03-12 07:35:18下载
    积分:1
  • ep2c5 实现 定时器 verilog语言,quartus 2 仿真
    ep2c5 实现 定时器 verilog语言,quartus 2 仿真-verilog language to achieve ep2c5 timer, quartus 2 Simulation
    2022-09-22 03:15:03下载
    积分:1
  • dp_xiliux 的 CPLD Verilog设计实验,流水灯演示.代码测试通过.
    dp_xiliux 的 CPLD Verilog设计实验,流水灯演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, water lamp demonstration. code test.
    2023-08-11 06:35:04下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载