-
Verilog HDL 频率可调的任意波形发生器
Verilog HDL数字系统设计项目,频率可调的任意波形发生器,可以输出正弦波、方波、三角波和反三角四种波形(Verilog HDL digital system design projects, adjustable frequency arbitrary waveform generator can output sine wave, square wave, triangle wave and the anti-triangular four waveform)
- 2011-05-08 03:21:34下载
- 积分:1
-
FSK
说明: FSK VHDL FSK调制与解调VHDL程序及仿真(FSK VHDL )
- 2020-09-03 11:28:07下载
- 积分:1
-
按键边缘检测
用Verilog编写的基于FPGA的按键边缘检测技术,通过此模块可以很好的消除在按键过程中因抖动或误按造成的
麻烦,同时,在边缘检测技术中使用了约翰逊计数器的思想,是的代码简介,思路清晰。源码中含有大量的注释,有助于读者更好地了解编码思想。
- 2022-03-22 02:23:06下载
- 积分:1
-
RiscCpu
Verilog-RISC CPU
- 2008-11-30 22:05:57下载
- 积分:1
-
VerilogHDLshejifengpingqihe32weijishuqi
本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.(This paper presents the design using Verilog HDL language Frequency Divider and 32 counters.)
- 2007-01-14 17:33:50下载
- 积分:1
-
FIR 滤波器的设计
在实现 OFDM 中,必须有筛选器,以提高无线电信号的质量。一般情况下,筛选器应用于 OFDM 的类型是 FIR 滤波器。FIR 滤波器是方便使用,因为线性相位的未来。所以,我研究它与实现 FIR 滤波器 VHDL 语言一轮。这段代码是完全测试。但我是节约资源的 FPGA 改进范围。
- 2022-02-10 03:42:42下载
- 积分:1
-
spdif_interface_latest.tar
音频spdif格式编解码,可以将音频格式在i2s dsd以及spdif之间转换(Spdif audio codec)
- 2016-05-15 11:02:34下载
- 积分:1
-
TugasUAS_AuditTI_1504505017_Reguler
说明: ertyguhijop[lkjhvbn hiouopi][[poiuy
- 2019-02-05 09:18:23下载
- 积分:1
-
1. For the key input, please join the voice output circuit, representing the key...
1对于按键输入,请加入语音输出电路,代表按键sw1反馈的音频信息。每次按下sw1按钮时,它们都会发出0.1秒1KHz的声音。
- 2022-03-02 14:32:00下载
- 积分:1
-
Array-multiplier
Array muiltiplier verilog code.. 4 bit two inputs with 8 bit outputs
- 2015-02-21 12:59:12下载
- 积分:1