网站首页

海力士公司8M字节的SDR SDRAM实现Verilog仿真语言。

于 2023-07-14 发布文件大小:103.43 kB

 0  162

下载积分: 2 下载次数: 1

我要下载

代码说明：

Hynix公司8M byte sdr sdram的verilog语言仿真实现。-Hynix company 8M byte sdr sdram realize the Verilog simulation language.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

vga
VGA驱动及显示程序，用Verilog编写代码实现VGA的驱动和显示，并且提供了测试程序Testbench通过测试能得到正确的时序波形。(the source code for driving VGA and displaying the images,the testbench was offered.)

2009-06-11 19:05:09下载

积分：1
jtag
verilog jtag源码及原理，还有debug模块。边界扫描等(verilog jtag source and principle, as well as debug module. Boundary-Scan, etc.)

2021-04-27 14:18:44下载

积分：1
FPGA的I2S接收模块 audio_in_buff
说明：用于FPGA的I2S接收模块，仅供学习和参考(audio-i2s receive.use fpga.)

2019-04-21 12:11:23下载

积分：1
project1source
sdh帧同步，实现sdh帧搜索，预同步，同步，保护等各态的功能(SDH frame synchronization SDH frame search, pre-sync, synchronization, protection, the function of each state)

2012-11-08 11:05:55下载

积分：1
FPGA_merge
关于FPGA排序算法的研究文献，有全排序和一些归并算法的文献介绍。(FPGA sequencing algorithm on the literature, there are some sort of sorting algorithm and the literature on the merger.)

2016-11-22 21:12:56下载

积分：1
Desktop4
combinational circuits code in vhdl

2018-08-13 17:33:14下载

积分：1
A Dec example written in VHDL.
A Dec example written in VHDL.

2022-03-14 22:18:50下载

积分：1
04_ep2c8_vga_test
VIP FPGA板的配套例子，这个是VGA格式lcd液晶屏幕显示用。(VIP board supporting example of this is the VGA format PREVIEW.)

2013-10-18 19:03:37下载

积分：1
线性反馈移位寄存器的随机数发生器
线性反馈移位寄存器的最右侧位称为输出位。水龙头是 XOR 按顺序和输出位，然后反馈到最左边的位。在最右边的位置的位序列的叫做输出流。双边投资条约中的线性反馈移位寄存器状态影响输入被称为水龙头（在图中的白色）

2022-02-13 22:21:05下载

积分：1
PID_Verilog
说明： PID算法用verilog语言实现，实测可用，由三个模块组成(The PID algorithm is implemented in Verilog language. The actual measurement is available. It consists of three modules.)

2019-04-30 02:32:21下载

积分：1

696516资源总数
106914会员总数
0今日下载

海力士公司8M字节的SDR SDRAM实现Verilog仿真语言。

0 个回复

热门标签

热门下载