海力士公司8M字节的SDR SDRAM实现Verilog仿真语言。

basic verilog code on siso, piso, sipo

对于中断技术有非常详细的讲解，带图片完整版(Technology for the interruption of a very detailed explanation, with pictures full version)

Verilog-RISC CPU

these is about code for dlx processor

各类CRC效验码 有CRC8-8 CRC16-8 CRC32-8 CRC12-4 CRC-CCIT-8(CONTAIN CRC8-8 CRC16-8 CRC32-8 CRC12-4 CRC-CCIT-8 )

具有多种功能的电子钟：闹钟，报时和修改，定时闹钟，报时时间，带闹钟，报时开关。-with multiple functions of electronic bell : alarm clock, timer and modification, regular alarm clock, timer, with alarm clock, timer switches.

入门，verilog语言，实现字符型液晶1602的显示，及按键控制-verilog

在这里，我们目前使用 VHDL 的 8 位 crc 设计。循环冗余校验是讨论检测错误的通信，使用 vhdl 语言这一过程变得快速和可靠。

基于FPGA的出租车计价器，欢迎大死同学多多交流(FPGA-based Taximeter, welcomes the dead students more exchanges)

算法状态机方法是一种设计有限状态机的方法。它用来表示数字集成电路的图表。ASM图类似于状态图，但形式化程度较低，因此更易于理解。ASM图表是描述数字系统顺序操作的一种方法系统。这个这项工作的目的是通过一个用vhdl编写的算法状态机（ASM）来计算一个数的平方根的整数部分。这项工作附在用葡萄牙语编写的报告之后。