网站首页

tcp/ip master

于 2023-07-08 发布文件大小:169.61 kB

 0  127

下载积分: 2 下载次数: 1

我要下载

代码说明：

tcp/ip master tcp/ip master tcp/ip master tcp/ip master tcp/ip master tcp/ip master

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

波形发生器，用于编写testbentch文件。非常实用
波形发生器，用于编写testbentch文件。非常实用-Waveform generator, for the preparation of testbentch files. Useful

2022-10-22 19:55:04下载

积分：1
5-15
用verilog语言实现基于DDS技术的余弦信号发生器，其输出位宽为16比特(Verilog language cosine signal generator based on DDS technology, the output bit width is 16 bits)

2013-04-18 22:58:05下载

积分：1
m_vhdl
伪随机序列发生器的vhdl算法设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）(m sequence vhdl)

2009-03-10 21:45:31下载

积分：1
lab2
说明：使用vivado和Xilinx开发板实现抢答器，开发板为Xilinx Artix-7(Using vivado and Xilinx development board to achieve the responder, the development board is Xilinx artix-7)

2021-04-23 01:58:48下载

积分：1
font6x8
Fonts for LCD 162x64 (6x8)

2012-09-05 07:06:05下载

积分：1
SDRAM
基于fpga与verilog语言的的sdram读写(SDRAM reading and writing based on FPGA and Verilog language)

2018-01-16 11:24:03下载

积分：1
PSK
实现psk调制解调，vhdl代码，仿真文件也有(psk shixian tiaozhiyujietiao)

2013-04-10 14:24:53下载

积分：1
system gen & accel dsp 培训资料
system gen & accel dsp 培训资料-system gen & accel dsp

2022-07-25 06:11:31下载

积分：1
MIPS_LANG
verilog实现misp架构，并且支持modelsim仿真(Verilog implements MISP architecture and supports Modelsim simulation)

2020-06-18 04:40:02下载

积分：1
assg-9-1-(lift-controller)
Lift Controller in vhdl using process statement and state disgram

2013-02-28 13:42:28下载

积分：1

696516资源总数
106914会员总数
0今日下载

tcp/ip master

0 个回复

热门标签

热门下载