登录
首页 » VHDL » 数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设...

数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设...

于 2023-08-29 发布 文件大小:169.70 kB
0 164
下载积分: 2 下载次数: 1

代码说明:

数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现。广泛应用于电子仪器、乐器等数字电子系统中。-NC divider output signal frequency is a function of input data. Using traditional methods of design, process and circuit design are complex and can modify the design of the results are poor and portability. NC VHDL divider based on the design, the whole process simple, fast, easy to modify, strong portability. He can use preset number of parallel addition and subtraction counter counter to achieve. Widely used in electronic equipment, musical instruments and other digital electronic systems.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • AXI-HP-ZYNQ
    用Vivado IPI搭建的Zynq-7000 PS到PL通信过程,使用了AXI-HP接口,利用AXI-DMA IP实现直接读写DDR的过程,软件可以配置传输尺寸。(The Zynq-7000 PS to PL communication process is built by Vivado IPI. AXI-HP interface is used, and AXI-DMA IP is used to read and write DDR directly. The software can configure the transmission size.)
    2020-12-01 20:39:27下载
    积分:1
  • 使用FPGA透过RS232与PC的作沟通,
    使用FPGA透过RS232与PC的作沟通,
    2022-06-19 12:31:04下载
    积分:1
  • 单片机课程设计——交通灯_1
    一个交通灯设计,简单的实现,没有添加其他的显示管(Traffic Light System)
    2020-06-21 10:40:02下载
    积分:1
  • cmsdk_apb_timer
    说明:  关于计时器 verilog语言,采用arm架构的m3,可以直接应用于soc(About timer verilog language, USES the arm architecture of m3, can be directly applied to soc)
    2021-04-26 12:38:45下载
    积分:1
  • hard work for Dictyophora development. . We hope that the right useful.
    辛辛苦苦的作品应用于DE2 的 开发。。希望对大家有用。-hard work for Dictyophora development. . We hope that the right useful.
    2022-05-25 11:15:19下载
    积分:1
  • 非常好的VHDL音乐
    library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity song is    port(clk_4MHz,clk_4Hz:in std_logic;      ----预置计数器和乐谱产生器的时钟         digit:buffer std_logic_vector(6 downto 0);  ----高、中、低音数码管指示         zero:out std_logic_vector(4 downto 0);     ----用于数码管高位置低  
    2022-12-29 04:50:03下载
    积分:1
  • 十字路
    控制路线和街道交叉口的简单程序,路线优先,街道上有车辆检测器;
    2022-03-04 07:16:26下载
    积分:1
  • VHDL for the hardware interface on the 8237 programming, you can carrying out fp...
    关于vhdl对硬件接口8237的编程,可以在进行fpga/cpld设计是作为模块用到-VHDL for the hardware interface on the 8237 programming, you can carrying out fpga/cpld design is used as a module
    2023-02-20 14:55:04下载
    积分:1
  • vga接口的工程实现,基于altera环境,需要的可以
    vga接口的工程实现,基于altera环境,需要的可以-vga interface engineering implementation, based on altera environment, need to take a look at
    2023-04-22 21:05:04下载
    积分:1
  • function_automatic
    Verilog使用automatic function的範例(Verilog example of the use of the automatic function)
    2009-06-18 12:01:30下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载