登录
首页 » VHDL » 该程序实现的是n位全加器,首先用与非门实现一位全家器,最后实现n位的全加器。...

该程序实现的是n位全加器,首先用与非门实现一位全家器,最后实现n位的全加器。...

于 2022-01-24 发布 文件大小:20.90 kB
0 186
下载积分: 2 下载次数: 1

代码说明:

该程序实现的是n位全加器,首先用与非门实现一位全家器,最后实现n位的全加器。-the program is to achieve the n-bit full adder, first using the door with non-realization of a family- and finally realize the full n-bit adder.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vhdl的基础性的介绍,对初学者大有用处
    vhdl的基础性的介绍,对初学者大有用处-vhdl basic introduction
    2022-05-20 01:22:09下载
    积分:1
  • 这是我准备电子设计大赛时,用VHDL写的一个自动打铃系统,很好的学习资料。...
    这是我准备电子设计大赛时,用VHDL写的一个自动打铃系统,很好的学习资料。-This is when I am going to Electronic Design Contest, use VHDL to write an automatic bell playing system, a very good learning materials.
    2022-02-03 18:02:55下载
    积分:1
  • RS232 communication protocol with the VHDL language, based on the Altium Designe...
    此RS232通信协议用VHDL语言实现,基于Altium Designer公司的Protel DXP开发平台。本人是基于Nanaboard开发板编写的程序,其他用户只需要对配置文件进行修改即可用于其他电路板。-RS232 communication protocol with the VHDL language, based on the Altium Designer
    2023-01-28 04:55:04下载
    积分:1
  • 新建
    MCP4725实现的i2c驱动程序,通过DA转换实现函数发生器(MCP4725 come ture i2c drive program,Through da conversion function generator in English)
    2017-06-18 10:42:07下载
    积分:1
  • vga
    说明:  实现在屏幕上显示绿色和红色相间的水平条纹。其中,vga_640x480模块将产生行同步信号hsyn和场同步信号 vsync; vga_stripes模块将产生red、green和blue三个输出。(The horizontal stripes of green and red are displayed on the screen. Among them, vga_640x480 module will produce line synchronization signal Hsyn and field synchronization signal vsync; vga_stripes module will produce red, green and blue three outputs.)
    2020-06-24 02:00:02下载
    积分:1
  • 基于VHDL的自动售货机实现,包含完整的源代码,锁脚文件以及下载文件
    基于VHDL的自动售货机实现,包含完整的源代码,锁脚文件以及下载文件-VHDL-based vending machine realize that contains the complete source code, locking pin, as well as download files documents
    2022-07-09 00:04:25下载
    积分:1
  • 数字电子钟
    数字电子钟用自拍图像代替了内置图像的石英制作
    2022-02-01 06:03:40下载
    积分:1
  • DDS FPGA开发下的verilog源代码
    DDS_AD9854_for FPGA ,FPGA开发下的verilog源代码,信号发生器(DDS_AD9854_for FPGA, verilog source code, signal generator.)
    2013-01-14 00:13:36下载
    积分:1
  • 电子表,实现计时记分计秒的功能,同时可以对时分秒进行校正,实现调时功能。...
    电子表,实现计时记分计秒的功能,同时可以对时分秒进行校正,实现调时功能。-Electronic watches, time points of dollars to achieve a second function, at the same time when the minutes and seconds can be calibrated to achieve when the transfer function.
    2022-06-03 13:45:21下载
    积分:1
  • segment
    This source is used to control 7 segments on FPGA boad
    2014-11-10 13:33:13下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载