-
multiplier
32位乘以32位乘法器,由datapath 和控制中心组成,输出64位结果(32bits by 32 bits multiplier
)
- 2012-03-26 11:55:39下载
- 积分:1
-
VerilogHDLshejifengpingqihe32weijishuqi
本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.(This paper presents the design using Verilog HDL language Frequency Divider and 32 counters.)
- 2007-01-14 17:33:50下载
- 积分:1
-
一个4×4矩阵键盘接口程序的Verilog设计(FPGA)
一个4*4矩阵键盘的VERILOG接口程序设计(FPGA)-A 4* 4 matrix keyboard interface program Verilog Design (FPGA)
- 2022-07-24 14:37:13下载
- 积分:1
-
code for kcpcm3 : Describes the working of KCPCM3 embedded in picoblaze xilinx
code for kcpcm3 : Describes the working of KCPCM3 embedded in picoblaze xilinx-code for kcpcm3 : Describes the working of KCPCM3 embedded in picoblaze xilinx
- 2022-04-09 10:05:17下载
- 积分:1
-
系统设计
说明: 基于旋转编码器和LED灯组的强度调节系统设计(Design of Intensity Regulation System Based on Rotary Encoder and LED Lamp Set)
- 2020-06-21 02:00:01下载
- 积分:1
-
用verilog实现FSK调制,称为IP核来实现模块…
用Verilog实现FSK调制,调用IP核实现正弦余弦的调制-Verilog implementation using FSK modulation, called IP core to achieve the modulation sine cosine
- 2022-03-15 17:40:05下载
- 积分:1
-
ALTERA关于CCD的一些verilog程序,都通过运行无误的。
ALTERA关于CCD的一些verilog程序,都通过运行无误的。-ALTERA on a number of Verilog CCD procedures, both by running unmistakable.
- 2022-06-17 09:45:06下载
- 积分:1
-
microsemi
说明: microsemi的Libero IDE 软件内部IP核详解(Microsemi's Libero IDE software internal IP kernel details)
- 2021-03-31 10:09:09下载
- 积分:1
-
10_rom_test
介绍如何使用 FPGA 内部的 ROM 以及程序对该 ROM 的数据读操作。(This paper introduces how to use the ROM inside the FPGA and how to read the data of the ROM by the program.)
- 2019-03-30 16:39:57下载
- 积分:1
-
FPGA-root-operation
本文分析比较了实现开方运算的牛顿一莱福森算法、逐次逼近算法、非冗余开方算法种算法,并给出了基于的开方器的实现方法(Root operation FPGA-based implementation.pdf)
- 2012-11-04 01:44:02下载
- 积分:1