计算机组成原理课程设计(vhdl语言实现)

VHDL Code For Full Adder By Data Flow Modelling

本代码是用VERILOG语言描述的AMI码的解码的程序，经过调试是正确的。代码简单易懂。(This code is described in VERILOG language AMI code decoding process, after debugging is correct. Code is easy to understand.)

AD9910实现脉冲内线性调频信号，仅供参考(AD9910 to achieve linear FM pulse signal, for reference only)

用VHDL语言实现8-3线编码器，16-4线编码器-VHDL language used to achieve 8-3 line encoder ,16-4-wire encoder

un controller pi par le langage VHDL xilinx ise design 13.2

测试过可用的SD仿真模型，VERILOG语言(SD card simulation modle, test OK)

URAT 部分VHDL源码 大家多多支持 哈哈 -VHDL source URAT part of U.S. support of Haha

使用vhdl语言设计一位全加器，在仪器上下载并实现LED灯的闪亮(A full adder design)

利 用 来 vhdl 设 计 p cm的 实 现-Vhdl design used for the realization of p cm

本例是一个6层电梯的控制系统,VHDL原程序,状态机,控制器-This case is a 6-storey elevator control system, VHDL original procedures, state machine, controller