FIR filter basic verilog code for implementation

实现数字变下频的matlab程序，CIC,HB,FIR滤波器代码都在其中(Realize digital variable frequency under matlab, CIC, HB, FIR filter code in it )

VHDL基本运算，采用8位为乘法器，将两个8位字符串的值输入相乘后

shift example for verilog

JPEG2000中的小波变换部分的VHDL源代码。 JPEG2000的核心算法是建立在离散小波变换基础之上的。由于离散小波变换的优良特性使得它成为JPEG2000的核心编码技术：一方面，它能很好地消除图像数据中的统计冗余；另一方面，小波变换的多分辨率变换特性，很好地利用了人眼视觉特性，而且小波变换后的图像数据，能够保持原图像在各种分辨率下的精细结构，为进一步去除图像中其它形式的冗余信息提供了便利。 首先对输入数据按行作小波变换，经水平滤波后并下采样分解出沿水平方向上的低频和高频分量。其次对行处理后的数据按列进行垂直滤波和下采样，这样一幅图像就被分解成四个尺寸分别为原图的四分之一的子图，它们对应十四个子频带：分别为水平方向低频和垂直方向低频（LL子带)、水平方向低频和垂直方向高频(LH子带)、水平方向高频和垂直方向低频(HL子带)、水平方向高频和垂直方向高频(HH子带)，HL，LH，HH称为细节子图，LL称为低分辨率子图。再对LL再作运算，可得到二级小波变换如图3所示。可以看出在高频子带中的能量非常低，大部分能量都集中在LL子带中，这对于图像压缩很有利。

在quartus软件下用VHDL语言实现DDS，可产生正弦，余弦，方波，三角波以及锯齿波。-In the Quartus software using VHDL language realize DDS, can generate sine, cosine, square, triangle and sawtooth waves.

8051IP 核源代码-8051IP nuclear source code

说明：  VHDL实现的算术逻辑计算单元（ALU），包括modersim测试文件，即仿真结果。(VHDL implementation of the arithmetic logic calculation unit (ALU), including modersim test file, the simulation results.)

应用背景流水灯实验，FPGA基础   设计流程   程序下载   流水灯实验，FPGA基础   设计流程   程序下载流水灯实验，FPGA基础   设计流程   程序下载流水灯实验，FPGA基础   设计流程   程序下载流水灯实验，FPGA基础   设计流程   程序下载流水灯实验，FPGA基础   设计流程   程序下载流水灯实验，FPGA基础   设计流程   程序下载流水灯实验，FPGA基础   设计流程   程序下载关键技术VHDL   基本语法   设计思想   FPGA基础实例   VHDL   基本语法   设计思想   FPGA基础实例VHDL   基本语法   设计思想   FPGA基础实例VHDL   基本语法   设计思想   FPGA基础实例VHDL   基本语法   设计思想   FPGA基础实例VHDL   基本语法   设计思想   FPGA基础实例

Verilog HDL 高级数字设计源码 _chapter4(Advanced Digital Design Verilog HDL source _chapter4)

常见的几种电机的特征与控制方法-Several common characteristics of the motor and control method