一个latch3 VHDL编写。

动态获取CPU使用率源码 可以加到压力测试里(Dynamic access to CPU use the source code )

此vhdl程序实现了在FPGA上构建UART通信串口。分为两部分，UART的发送端transfer和接收端receiver。需要外部根据需求提供波特率时钟。(This program implements the building vhdl UART serial interface on the FPGA. Divided into two parts, UART transfer sender and receiver receiver. Required to provide the baud clock external demand.)

FPGA锁相环实验： 顶层文件加底层IP文件构成 top中例化ip核pll(Experiment of Phase-Locked Loop Based on FPGA)

一种计算高阶矩阵奇异值分解的FPGA实现方法。(A high-end computing matrix singular value decomposition of the FPGA realization method.)

VHDL的基本程序，可以用来驱动键盘，功能强大，虽然和基础-VHDL

hdlc协议的封装与解析，fsc校验，完整的例程代码(Decode and Encode an HDLC packet ，using FCS16 calculation)

An FPGA Implementation of a HoG-based Object Detection Processor

数字逻辑与系统的关于所有的器件74LS的介绍，功能表(Digital Logic and System devices 74LS on the introduction of all the menu)

用于uart 的通信的vhdl代码，可以直接使用

绝对位置编码器biss与FPGA之间的通信(Absolute position encoder biss communication with FPGA)