登录
首页 » VHDL » 这是我的毕业设计的SVPWM使永磁交流同步电动机…

这是我的毕业设计的SVPWM使永磁交流同步电动机…

于 2023-05-08 发布 文件大小:12.06 MB
0 149
下载积分: 2 下载次数: 1

代码说明:

这是我毕业设计做的一个SVPWM同步永磁交流电机的控制系统,里面除了一个SVPWM的驱动算法之外,还有一个步进电机的控制器,以及基于QUARTUS7.2的NIOS II控制核心,通过PC的串口可以控制同步永磁交流电机和步进电机进行精确的定位。该系统较复杂,运用的知识也比较多,在SVPWM算法,PID算法,步进电机控制方面,NIOS II的串口编程等都有值得参考的地方。最好使用QUARTUS7.2编译,目标芯片是选用EP1C6Q240-This is my graduation project SVPWM make a permanent magnet AC synchronous motor control system, which apart from a driver SVPWM algorithm, there is a stepper motor controller, as well as QUARTUS7.2 based on the NIOS II control core, through PC serial port can be controlled permanent magnet AC synchronous motor and stepper motor for accurate positioning. The system is more complicated, the use of more knowledge, in the SVPWM algorithm, PID algorithm, stepper motor control, NIOS II serial programming, such as places are worth considering. QUARTUS7.2 compile the best use of the target chip is optional EP1C6Q240

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • liyuanlnx_dynamic_led
    FPGA数码管显示秒表实验 三种方法实现: 方法一: 对秒计数,得到(秒显示)0~9, 对(秒显示)计数,得到(分秒显示)0~5, 对(分秒显示)计数,得到(分钟显示)0~5, 注意进位时机 方法二: 对秒计数,得到(秒显示)0~9 对秒计数,得到(分秒显示)0~5 对秒计数,得到(分钟显示)0~5 方法三: 只对秒计数,分别取模 %60得到分钟显示 ************************ 余数%10得到分秒显示 (据说)取模运算占资源!!!!(也能接受?好像...) 再剩下的余数为秒显示 ************************(Experiment of Digital Tube Display Stopwatch Based on FPGA Three ways to achieve)
    2020-06-22 04:40:02下载
    积分:1
  • pulse_change
    用vhdl实现脉冲宽度可控的一简单程序 仿真环境MAXPLUS-(use VHDL to achieve controllable pulse width of a simple process simulation environment Segments-)
    2005-07-24 11:53:57下载
    积分:1
  • 曼彻斯特编解码 Xilinx提供的VHDL的源代码
    曼彻斯特编解码 Xilinx提供的VHDL的源代码-Manchester codec Xilinx provide VHDL source code
    2022-10-16 22:25:03下载
    积分:1
  • wavelet
    基于DB8小波变换的verilog代码设计,支持Avalon总线(Verilog DB8 Wavelet Transform Based on code design, support Avalon bus)
    2011-01-11 13:45:55下载
    积分:1
  • 步进电机位置系统 步进电机位置系统block symbol file 步进电机位置系统的Verilog HDL程序设计 已编译通过
    步进电机位置系统 步进电机位置系统block symbol file 步进电机位置系统的Verilog HDL程序设计 已编译通过-Stepper motor stepper motor position location system system block symbol file location stepper motor system Verilog HDL program design has been compiled through
    2022-04-25 13:54:32下载
    积分:1
  • ask调制,基于VHDL仿真平台,解调同样给出,此程序经过验证
    ask调制,基于VHDL仿真平台,解调同样给出,此程序经过验证-ask modulation, based on VHDL simulation platform, demodulator is the same, this procedure proven
    2022-02-07 06:59:29下载
    积分:1
  • 等精度频率计
    基于FPGA的等精度频率计,包括工程,doc和一些查找资料(An equal precision frequency meter based on FPGA, including engineering, Doc, and some lookup data)
    2020-10-30 21:39:57下载
    积分:1
  • 数字时钟的VHDL语言描述,具有高精度,控制性能良好
    数字时钟的VHDL语言描述,具有高精度,控制性能良好-Digital Clock description of the VHDL language, with high precision and good control performance
    2022-03-23 07:25:11下载
    积分:1
  • 四位动态数码管显示数字时钟的分位和秒位。工具:Quartus ii 6.0 语言:VHDL...
    四位动态数码管显示数字时钟的分位和秒位。工具:Quartus ii 6.0 语言:VHDL-4 shows the number of dynamic digital tube digital clock and seconds bit. Tools: Quartus ii 6.0 Language: VHDL
    2023-08-13 03:20:02下载
    积分:1
  • bianyuanjiance
    说明:  图像采集 VGA输出 图像的边缘 ov7670(V image acquisition VGA output image edge)
    2020-06-21 13:20:06下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载