用FPGA verilog hdl实现千兆以太网MAC。

maxplus2为开发环境 vhdl编写的自由 计数器 程序-maxplus2 VHDL environment for the development of free counter preparation procedures

这是一个利用xilinx的macroblaze将用户程序由flash读取至ddr内存的例程，关键是bootloader的写法。-This is a use of Xilinx macroblaze the user program will read from flash memory to ddr routine, the key is the wording of bootloader.

位同步例程源代码,FPGA应用领域，Verilog-Bit synchronization routines source code, FPGA applications, Verilog

使用 c languageit 的 16 点基 2 fft 代码将 16 点时间域序列转换为频率域

ise13.2环境下VHDL编写的半加器器+仿真波形(ise13.2 environment half adder in VHDL simulation waveform control+)

用于压缩感知 OMP 算法非常适合于压缩感知

电子闹钟：基于fpga的电子闹钟设计，采用模块化方式-Electronic alarm: FPGA-based electronic alarm clock design, modular approach

一个比较经典的用VHDL实现的FIFO论文-Instance, the birthday of power wilt lift stamp cavity using VHDL wife of mother

verilog_ad0809 cpld control

我在这里附上该程序用于计算数组中的 fft。这里的蝴蝶是首次描述即基本关闭 fft 逻辑。一套是包括包含有可从与复杂的有符号类型转换的功能。Fft_engine 是为实现逻辑的主要程序。 也还会创建用于存储旋转因子在 fpga 上的 vhdl 代码。