用FPGA verilog hdl实现千兆以太网MAC。

使用vhdl语言设计一位全加器，在仪器上下载并实现LED灯的闪亮(A full adder design)

4*4按键扫描电路，用数码管显示0~F，基于VHDL语言设计，包括按键扫描，数码管扫描，数码管显示，按键消抖等代码

msk的verilog程序 利用ＦＰＧＡ实现-MSK procedures for the use of Verilog FPGA realize

8051IP 核源代码（VHDL）.RAR-8051IP nuclear source code (VHDL). RAR

基于FPGA的DDS程序代码，实现的功能强大可以输正弦波，三角波，方波等波形，并且频率可以调节。实现对应的功能强大。(FPGA-based DDS program code can achieve powerful output sine wave, triangle wave, square wave waveform and frequency can be adjusted. Implement corresponding powerful.)

该工程描述的是一位全加器，可以用此作为基础，搭建多位全加器(The project description is a full adder can use this as a basis to build a number of full adder)

基于labview的数据采集系统，包括示波器和函数信号发生器，可以实现简单数据采集.(Labview-based data acquisition system, including oscilloscopes and function signal generator, can achieve a simple data acquisition.)

这是个UART发送的VHDL程序，调试过，还可以-This is a UART to send the VHDL program, debug, and can also be

USB3.0开发板资料，采用CYUSB3.0(USB3.0 development board, using CYUSB3.0)

verilog实现的1024位的大数模逆算法，引入RAM作为数据通道-verilog to achieve the 1024 Modular inverse algorithms, the introduction of RAM as a data channel