该代码在信令模块MK50H27 CPLD第七满足（Xilinx 95144）罗…

音频编解码器 （ADPCM 1 位）代码是准备 Altera 旋风 II DE1 起动器板和它进行了测试，您可以修改代码，并使用它们在任何项目中。岩心描述：采样频率： 44100hz频道： 立体声比特率： 1 位每 Sample(So it is: 44.1 * 2 = 88.2kbps)压缩比： 16： 1VHDL 代码包括：1 位 ADPCM Decoder(x2)、 I2S Driver(x1)、 I2C Driver(x1)、 快闪记忆体 Driver(x1)，键盘 Driver(x1)、 LED Bar(x1)、 容量和配置 Engine(x1)。Codec(Encoder/Decoder) 是可以使用它来编码 PCM 原始的波形文件，然后刻录的 Win32 应用程序中可用 *。DJ 文件到闪光灯，确保 flash 不是已经清楚 （你可以使用 EDK 控制面板来清除和程序 flash） 在 FPGA 上运行的代码。那里是没有专利或版权，这免费的每个人在任何项目中使用。

MBD-FPGA数字滤波器设计基本流程,基于DSP builder(MBD-FPGA basic process of digital filter design)

常见的几种电机的特征与控制方法-Several common characteristics of the motor and control method

基于FPGA的CPU核及其虚拟平台的设计与实现-FPGA-based CPU core and its virtual platform design and implementation of

vhdl语言，国外教材，数字信号处理算法(vhdl language, foreign materials, digital signal processing algorithms)

用VHDL制作的I2C控制器，是一个component,之间添加就可以使用。-VHDL produced using I2C controller, is a component, you can use to add between.

快速付里叶变换子程序所需 RAM 空间以输入的首地址为基址,向增加的方向扩展(Fast Fourier Transform subroutine RAM space required to input the first address of the site was to increase the direction of expansion)

本文介绍了在数字下变频(DDC) 中的抽取滤波器系统设计方法和具体实现方案。采用CIC 滤波器、HB 滤波器、FIR 滤波器三级级联的方式来降低采样率。通过实际验证,证明了设计的可行性(This article describes the digital down conversion (DDC) of the decimation filter system design methods and concrete realization of the program. Using CIC filter, HB filter, FIR filter cascade three-level approach to reduce the sampling rate. Through the actual authentication, to prove the feasibility of the design)

Lift Controller in vhdl using process statement and state disgram

FPGA驱动VGA接口显示字符 -FPGA-driven interface VGA display characters