Xilinx FPGA RAM块可通过JTAG

是用于pci开发的核，可以将硬件的信息映射到然间上来 节省出开发人员用于了解硬件的时间 -Pci developed for nuclear, hardware information can be mapped to the inter-ran up to save the developers time to understand the hardware

使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算，并支持浮点数加、减、乘、除四种运算，支持与、或、异或、非4种逻辑运算，支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算，支持Load/Store操作，支持地址/立即数加载操作，支持无条件转移和为0转移、非0转移、无符号>转移、无符号<转移、有符号>转移、有符号<转移等条件转移。()

I2C verilog code I2C僅使用兩個雙向開漏線，串列資料線（SDA）和串列時鐘線（SCL），上拉了電阻。使用的典型電壓是+5 V或+3.3 V（雖然其他電壓系統也是允許的）。 在I2C參考設計中，使用7位或10位（取決於所使用的裝置）位址空間。普通I2C匯流排速度為100 kbit / s的標準模式和10 kbit / s的低速模式，但任意低時脈速率也是允許的。 I2C的最新修訂可以承載更多的節點，並以更快的速度執行[b]。這些速度被更廣泛地使用在嵌入式系統中而不是PC上。I2C也有其他的特性，例如16位元尋址。(I2C verilog code I2C (Inter-Integrated Circuit))

我是VHDL的初学者，这是我自己编译的简单的几个VHDL码，功能有3-8解码器及其testbench,16位寄存器及其testbench和交通灯。 希望能和其他初学者一起讨论学习，并得到高手的指点-I VHDL beginners, this is my own translation of a few simple VHDL code. 3-8 function decoder and testbench, 16 Register and testbench and traffic lights. Hopes to be able to discuss other beginners learning, and with the guidance of the master

汉明码转换，在FPGA上用verilog实现(hamming encoder, using FPGA)

mipi传输，用于新型图像传感器的传输问题(MIPI transmission, new image sensors for the transmission problem)

APB总线协议转I2C总线协议的接口IP，verilog代码实现，包含详细testbench(APB bus interface to I2C bus interface IP，verilog code )

该程序实现的是n位全加器，首先用与非门实现一位全家器，最后实现n位的全加器。-the program is to achieve the n-bit full adder, first using the door with non-realization of a family- and finally realize the full n-bit adder.

产生高斯最小相移键控信号的阐述仿真，包括调制解调、信道模型等。(Simulation program to realize GMSK transmission system)

实现与电脑端串行数据发送与接收，波特率为9600(Realize serial data sending and receiving with the computer terminal)