登录
首页 » VHDL » 官方的RS232例程详细Altera非常实用

官方的RS232例程详细Altera非常实用

于 2023-04-15 发布 文件大小:544.23 kB
0 135
下载积分: 2 下载次数: 1

代码说明:

altera 官方rs232例程 很详细很实用-official rs232 routines in great detail altera very practical

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 2通道ADC Ads527x的采集实现Vhdl
    2通道模数转换器的采集实现。包含VIRTEX-II 和SPARTAN-III 两种类型的FPGA元件,模数转换器件为ADS527X系列,含仿真代码。采用VHDL语音实现,具有参考价值。
    2022-01-20 23:16:05下载
    积分:1
  • Continuous_acoustic_emission_board
    多通道连续声发射数据采集,每个通道最大5M,采用verilog编程,内部用状态机。(Multichannel continuous acoustic emission data acquisition, each channel up to 5M, using Verilog programming, internal state machine.)
    2020-06-25 13:00:01下载
    积分:1
  • GAL
    有关gal器件的编程入门,以及常见逻辑门、计数器VHDL程序(For gal device programming entry, as well as common logic gates, counters VHDL program)
    2013-07-09 22:50:01下载
    积分:1
  • FPGA加密的方法,对于那些需要加密自己的vhdl源代码的人来说,很有用...
    FPGA加密的方法,对于那些需要加密自己的vhdl源代码的人来说,很有用-FPGA encryption methods for those who need to encrypt their VHDL source code in a way, very useful
    2022-11-20 11:40:03下载
    积分:1
  • FIRVerilogHDL
    it is a fir filter program VerilogHDL.(it is a filter program VerilogHDL fir.)
    2007-04-12 22:21:26下载
    积分:1
  • 万能频率器,可以修改其中的参数,可是实现任意的分频!很方便!...
    万能频率器,可以修改其中的参数,可是实现任意的分频!很方便!-Universal frequency, you can modify one of the parameters, but any implementation of the sub-band! Very convenient!
    2022-01-26 04:43:16下载
    积分:1
  • dac
    简易函数发生器,能产生正弦波,三角波,梯形波,方波,并且可调频率和幅度值。(Simple function generator can produce sine, triangle wave, trapezoidal wave, square wave, and the adjustable frequency and amplitude values.)
    2011-08-28 14:11:37下载
    积分:1
  • Altera DE2板专用CCD驱动器
    altera DE2 实验板专用 CCD驱动-altera DE2 board dedicated CCD driver
    2022-02-10 05:21:46下载
    积分:1
  • 这是我自己编写的三分频,也就是奇数分频,占空比为1:1,当然如果需要其它奇数分频,只要将程序里面的N和counter修改即可...
    这是我自己编写的三分频,也就是奇数分频,占空比为1:1,当然如果需要其它奇数分频,只要将程序里面的N和counter修改即可-This was my third prepared by the frequency, which is odd hours, frequency and duty ratio of 1:1. Of course, if the needs of other odd hours, frequency, as long as the proceedings inside the N and counter can be amended
    2022-10-27 10:05:04下载
    积分:1
  • uart
    说明:  fpga串口收发完整程序,Verilog语言。(FPGA configuration PLL complete program, Verilog language.)
    2020-06-20 17:00:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载