登录
首页 » VHDL » HDL example source code 1/5 tff_a

HDL example source code 1/5 tff_a

于 2023-03-23 发布 文件大小:277.25 kB
0 163
下载积分: 2 下载次数: 1

代码说明:

HDL example source code 1/5 tff_a

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • High Speed dd
    说明:  (Springer Series in Advanced Microelectronics 51) Ayan Palchaudhuri, Rajat Subhra Chakraborty (auth.)-High Performance Integer Arithmetic Circuit Design on FPGA_ Architecture, Implementation and Desig
    2020-06-24 08:40:01下载
    积分:1
  • rs232
    用Verilog语言实现了UART串行通信协议(Verilog language used to achieve a UART serial communication protocol)
    2015-08-21 20:26:16下载
    积分:1
  • abi123
    encoding and decoding of audio signal
    2013-02-02 18:59:16下载
    积分:1
  • dds32_1
    说明:  频率合成器实例模块设计。频率分辨率为32位DDS的VHDL程序(Frequency synthesizer module design example. 32-bit DDS frequency resolution of the VHDL program)
    2011-04-14 13:45:22下载
    积分:1
  • gtx_aurora_zc706_clock_module
    对aurora模块时钟处理模块,实现时钟的分频等处理(Aurora module clock processing module,Clock frequency division and other processing)
    2018-01-23 09:03:31下载
    积分:1
  • xilinx_edk_9.2_crack
    xilinx edk 9.2 破解器/注册机(xilinx edk 9.2 crack)
    2021-03-29 15:09:10下载
    积分:1
  • 8051参考设计,和其他免费知识产权在8051相比,相对整个D。
    8051参考设计,与其他8051的免费IP相比,文档相对较全,Oregano System 提供-8051 reference design, and other free IP in 8051 compared to relatively entire document, Oregano System for
    2023-01-19 15:30:04下载
    积分:1
  • FPGA-Racing-Game
    在开发板EGO1上实现赛车游戏,语言为verilog,内含bits文件(racing game in verilog)
    2020-12-24 13:39:07下载
    积分:1
  • dct
    基于FPGA的图像压缩算法程序,自己写的,可以参考一下(FPGA-based image compression algorithm, write your own, you can refer to)
    2011-10-23 00:54:17下载
    积分:1
  • AXI总线接口控制代码
    本代码为简单AXI接口控制模块,具备数据的读写等传输功能,对总线传输学习者来说是很好的学习资料,可在此代码基础上进行更复杂功能接口的模块的开发。
    2022-08-15 09:53:12下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载