Space Vector P.W.M in Verilo

用verilog写的卷积码的编码程序以及viterbi译码程序(Use verilog write convolution code coding procedures and viterbi decoding program)

说明：  Vivado是Xilinx最新的FPGA设计工具，支持7系列以后的FPGA及Zynq 7000的开发。与之前的ISE设计套件相比，Vivado可以说是全新设计的。无论从界面、设置、算法，还是从对使用者思路的要求，都是全新的。看在Vivado上，Tcl已经成为唯一支持的脚本，此文件是vivado是tcl命令的集合。(Vivado is Xilinx's latest FPGA design tool that supports development of FPGAs and Zynq 7000s in the 7 series and beyond. Compared with the previous ISE design suite, Vivado can be said that the new design. No matter from the interface, settings, algorithms, or from the user ideas, are new. Look at Vivado, Tcl has become the only supported script, this file is vivado tcl command collection.)

SPI实现IP，用verilog实现，结构清晰，其中包括verilog的源代码，设计说明文档

基于avgt开发板的jesd204b源代码，需要安装Quartus软件(Avgt development board based on the jesd204b source code)

cic设计 verilog verilog(cic verilog design verilog)

基于FPGA，硬件描述语言Verilog驱动的CCD，严格按照CCD传感器件的驱动时序图驱动的，用的开发软件是quartus II，经过modelsim仿真，测试该代码完全可以使用。

2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码，verilog编写；包括了M序列及同步时钟的提取等所有程序。(2011 National Undergraduate Electronic Design Contest E title "Simple digital signal transmission performance analyzer" fpga control code, verilog prepared including the M-sequence and synchronous clock extraction and all other programs.)

经过FPGA调试，可以运行。但是不同版本的Quarters软件，在仿真编译上会有问题，可以引用源码，自己再修改设计。此方案只是简单的设计方案，可以在此基础上增加更详细的功能，仅供初学者参考设计。

对数计算源程序，能够在FPGA中计算某数的对数(Determined on the basis of the source, calculated in the FPGA to a certain number of log)

本书介绍基于FPGA实现数字信号处理的原理与方法，作为Xilinx公司相关课程的培训教材(The FPGA implementation of DSP principle & method.)