登录
首页 » Verilog » APB总线slave

APB总线slave

于 2023-05-06 发布 文件大小:6.88 MB
0 166
下载积分: 2 下载次数: 1

代码说明:

完成APB slave 的单次寄存器读写控制,相同时终域完成,简单操作

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • GMSK
    高斯最小频移键控(Gaussian Filtered Minimum Shift Keying),这是GSM系统采用的调制方式。数字调制解调技术是数字蜂窝移动通信系统空中接口的重要组成部分。GMSK调制是在MSK(最小频移键控)调制器之前插入高斯低通预调制滤波器这样一种调制方式。GMSK提高了数字移动通信的频谱利用率和通信质量。(Gauss Filtered Minimum Shift Keying is a modulation method used in GSM system. Digital modem technology is an important part of air interface of digital cellular mobile communication system. GMSK modulation is a method of inserting a Gaussian low-pass pre-modulation filter before the MSK (minimum frequency shift keying) modulator. GMSK improves the spectrum utilization and communication quality of digital mobile communication.)
    2019-06-14 09:18:30下载
    积分:1
  • AN66806
    提供了利用 GPIF 对 FX2LP 与同步 FIFO CY7C4625-15AC 之间的接口进行设计的源代码(Provides for the use of GPIF FX2LP and synchronization FIFO CY7C4625-15AC to design the interface between the source code)
    2013-08-13 14:42:55下载
    积分:1
  • paper7
    分数阶Unscented卡尔曼滤波器研究.pdf(Fractional Unscented Kalman filter pdf)
    2012-12-27 21:00:41下载
    积分:1
  • FRUDH
    用VHDL实现频率计,可测量输入脉冲的频率,并进行简单校正(Realize the frequency of use of VHDL in terms of measurable input pulse frequency, and a simple correction)
    2008-07-07 20:13:30下载
    积分:1
  • Polyphase--Filter
    多相抽取滤波器。分四相,两倍抽取,采用16阶FIR滤波器实现(Polyphase decimation filters. Divided into four phases, extracted twice using 16-order FIR filter implementation)
    2020-09-10 15:58:02下载
    积分:1
  • 用FPGA控制nrf24l01的收发消息。
    该文件中包括整套的用FPGA控制的nrf24l01的收发消息功能。通过用温度传感器ds18b20,在一个FPGA中测出温度,然后用无线nrf24l01发送出,在另外一个FPGA中的nrf24l01中接收发送过来的数据,并进行处理,并将测试出的温度数据用数码管读出。该文件为整套代码,在ep4ce22f17中测试成功。
    2022-04-27 23:17:14下载
    积分:1
  • 基于FPGA的信号发生器20140506
    说明:  基于FPGA的芯片信号发生器,利用Verilog语言实现信号发生器的各个模块单元, 实现的要求:正弦波、三角波、方波等;(Based on FPGA chip signal generator, using Verilog language to realize each module unit of the signal generator, Requirements: sine wave, triangle wave, square wave, etc;)
    2019-12-30 11:48:26下载
    积分:1
  • FPGA正弦信号发生器
    基于verilog hdl编写的FPGA正弦信号发生器,已测试。(FPGA sine signal generator)
    2020-11-10 10:59:46下载
    积分:1
  • CycloneII_NiosII_2C35_Rev02_DB_SCH
    说明:  nios开发板电路图CycloneII_NiosII_2C35_Rev02_DB_SCH.zip(nios development board circuit CycloneII_NiosII_2C35_Rev02_DB_SCH.zip)
    2010-03-28 20:50:27下载
    积分:1
  • ZF-SIC_TPA
    迫零-串行干扰删除检测的程序,包括16QAM和QPSK(Zero forcing- Interference Cancellation detection procedures, including 16QAM and QPSK)
    2020-10-23 15:27:22下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载