-
8阶的FIR的Verilog hdl实现
使用matlab的simulink工具滤波器功能实现了FIR系数的计算，同时使用verilog hdl实现了功能仿真，通过调试在Xilinx的ZEDBOARD板子上实现了结果，使得FIR的应用得以在硬件上实现，调试和注解有写。
- 2022-03-24 14:30:01下载
- 积分：1
-
zobrazenie_16_bit_cisla_paralel
16 bit switch input view in hexa format on 7seg display
- 2013-08-16 00:50:49下载
- 积分：1
-
数字相册集成电路实现
此代码是实现DPA。
- 2022-01-24 13:19:05下载
- 积分：1
-
基于同步FIFO的异步串口通信发送机的设计与实现
资源描述该程序是在同步FIFO的基础上实现了异步串口通信发送机的功能，首先通过数据产生模块产生数据缓存到FIFO中，然后UATR的tx模块通过检测FIFO中的数据，并将数据发送出去。
- 2023-07-24 03:00:03下载
- 积分：1
-
freq
vhdl八位十进制数字频率计的设计，顶层和数码管扫描模块(vhdl eight decimal digital frequency meter design, top-level and digital tube scanning module)
- 2012-10-09 15:09:22下载
- 积分：1
-
本代码实现apb总线传输
本代码可实现apb总线的配置、传输等功能。代码已经经过仿真、验证，代码注释全面，简单易懂。本代码可实现apb总线的配置、传输等功能。代码已经经过仿真、验证，代码注释全面，简单易懂。本代码可实现apb总线的配置、传输等功能。代码已经经过仿真、验证，代码注释全面，简单易懂。
- 2022-05-05 19:48:12下载
- 积分：1
-
基于Nios II checksum利用 altera的验证C2H accelerator的系统-Cyclone II
基于Nios II checksum利用 altera的验证C2H accelerator的系统，已用DE-2 board 验证过，
里面还有DMA 方式的 component，Software Code, Custom Instruction, 和普通的component 各做了比较。
对想了解NiosII 系统的应该有很大的帮助。
- 2022-11-11 10:05:08下载
- 积分：1
-
ass1_3_safe
The objective of this project is to design and implement the controller for an electronic safe. You will interface a 16-button keypad to the NIOS boards. The combination code of the safe will be the last
- 2011-03-05 01:17:22下载
- 积分：1
-
dingshi
定时器加数码管显示源码，以及test bench测试模块源码，经modelsim仿真结果正确(Timer plus digital display source code, and test bench test module source code, by modelsim simulation results are correct)
- 2013-07-27 10:34:41下载
- 积分：1
-
fpgaspi
LabVIEW FPGA SPI implementation
- 2013-04-30 00:03:18下载
- 积分：1
