SRAM完整实现——verilog语言

KDP晶体二倍频与三倍频；基于耦合波方程组；已于实验结果校核 (Sum Frequency in KDP)

a big number class and a calculator using the class

用于检测信号上升沿，输出与时钟相关的正脉冲(Detect the rising edge of the signal)

本系统利用AD芯片TLC549进行AD采样并在数码管上显示TLC549AD采样程序 在数码管上显示 我们的TLC549AD是独立的模块，没有直接和FPGA链接。所以我们在使用时，要用杜邦线链接起来。视频教程适合我们21EDA电子的所有学习板

说明：  libero soc工程，实现通过串口接收到单字节数据后并返回发送给上位机(Libero SOC project, which realizes receiving single byte data through serial port and sending it back to host computer)

远立科技FPGA培训文档,关于GFP项目的一些细节，很好的！(Yuan established FPGA technology training documentation)

verilog HDL编写的浮点除法器，编译通过，可综合。压缩包包含三个文件。(verilog HDL write floating-point divider, compile, can be integrated. Archive contains three files.)

ad9850函数发生器 MSP430单片机驱动程序 扫频 DDS(AD9850 DDS)

简单状态机描述的同步FIFO，包括读写计数器，空满标志位的控制。可实现顺序读写数据，包括测试文件，仿真结果正确。 filelist:fifo.v,fifo_test.v

16*16点阵横向移动显示！采用QUARTUS II 9.0编译通过！(16* 16 dot matrix display lateral movement! Compiled by using QUARTUS II 9.0!)