地址数据总线

tle转换为六根数的c++源代码，英文原版代码，测试可用(tle converted to six the number of c++ source code, the English original code, test available)

不同类型的加法器和乘法器在 verilog 中实现。这些都是： 携带看加法器，carryskip 加法器，booth 型乘法器，阵列乘法器

说明：  ADD MOV MOVi SUB四指令cpu设计，qutartus，(Design of four-instruction CPU)

基于Verilog语言的乘法器，带注释，帮助理解数字集成电路设计的乘法器实现，佩带modelsim仿真 基于Verilog语言的乘法器，带注释，帮助理解数字集成电路设计的乘法器实现，佩带modelsim仿真

同步fifo的调用程序，调用Quartus II 9.0 (32-Bit)中的fifo模块(Synchronous fifo calling program, call Quartus II 9.0 (32-Bit) in fifo module)

lap of altera . it s basic about verilog

对16位数据进行edac编码解码，检二纠一

CORDIC 算法可以通过不同的实现形式解决乘、除、平方根和一些三角函数运算问题。以往这些三角函数的计算问题是用硬件是 不易实现的，而CORDIC算法能够很好的解决这种问题。通过算法本身，可以将复杂的算法转换成一些很容易在硬件中实现的算法。 例如加法、移位等。该算法的基本思想是通过一系列的角度的不断偏转迭代，逐渐逼近所需的旋转角度，从而完成矢量旋转。

yuv444 与yuv422相互转换verilog语言(yuv444 to yuv422)

PS2 Module for Altera DE2