登录
首页 » Verilog » 利用RC实现AD采集FPGA实现

利用RC实现AD采集FPGA实现

于 2023-02-23 发布 文件大小:1.40 MB
0 165
下载积分: 2 下载次数: 1

代码说明:

这个是以前做的毕业设计中的,利用RC的充放电来实现AD采集的程序,利用高精度的电阻和电容,接在FPGA的一个IO口,利用充放电算法,实现高精度低成本的AD采集。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • using_memory_allocation_mger
    vmm primer的使用使用文档,和之前vmm primer源代码配套使用!(vmm the primer use of the use of the document, and before supporting vmm the primer the source code to use!)
    2012-12-23 22:43:30下载
    积分:1
  • FPGAPPCI9054
    FPGA连接PCI9504的电路图。以及PCB文件(FPGA connected to the circuit diagram of the PCI9504. And PCB files)
    2012-10-22 15:29:00下载
    积分:1
  • 基于FPGA的信号发生器20140506
    说明:  基于FPGA的芯片信号发生器,利用Verilog语言实现信号发生器的各个模块单元, 实现的要求:正弦波、三角波、方波等;(Based on FPGA chip signal generator, using Verilog language to realize each module unit of the signal generator, Requirements: sine wave, triangle wave, square wave, etc;)
    2019-12-30 11:48:26下载
    积分:1
  • S02《Artix7修炼秘籍》MIG_DDR内存应用
    说明:  artix 7系列 fpga mig ddr3应用教程(Artix 7 Series FPGA MIG DDR3 Application Tutorial)
    2020-03-22 12:58:39下载
    积分:1
  • 基于FPGA的FFT算法的设计与实现
    基于FPGA实现FFT算法,内容包含论文、程序、仿真等等(Implementation of FFT algorithm based on FPGA)
    2020-07-02 00:00:07下载
    积分:1
  • AHB总线代码
    APB主要用于低带宽的周边外设之间的连接,例如UART、1284等,它的总线架构不像AHB支持多个主模块,在APB里面唯一的主模块就是APB 桥。其特性包括:两个时钟周期传输;无需等待周期和回应信号;控制逻辑简单,只有四个控制信号。
    2022-01-29 03:34:40下载
    积分:1
  • vhdl_quick-learn
    vhdl learnig material............
    2015-08-07 19:09:24下载
    积分:1
  • Asqare
    用fpga实现的连连看游戏,功能还不完善,不过可以借鉴。(Realize with FPGA Lianliankan game, function is not perfect, but can be used for reference.)
    2012-08-27 18:39:59下载
    积分:1
  • 卡内基梅陇大学verilog课程讲义-unlocked
    说明:  verilog讲义 卡内基梅陇大学verilog课程讲义-unlocked 卡内基梅陇大学verilog课程讲义-unlocked(Verilog Course Lectures at Carnegie Mellon, University Verilog Course Lectures at Carnegie Mellon University Verilog Course Lectures at Carnegie Mellon University)
    2020-06-20 18:00:02下载
    积分:1
  • AGC
    The AGC is a smart programmable gain amplifier (PGA). The amplifier gain is adjusted based upon the input signal level so that the output is at a specified Target Gain. The AGC can be configured to be either a mono or stereo input / output component. For illustration purposes, the following discussion will highlight the stereo configuration.
    2017-12-01 17:26:59下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载