SDRAM驱动程序

说明：  30 bus for atp design

说明：  一篇关于LDPC解码算法的FPGA用VHDL实现的PDF文件，老外写的，还可以，可以参考，欢迎大家下载！(A PDF about the FPGA implementation of LDPC algorithm, written by foreigners, but also, you can refer to, welcome to download!)

将BT656数据流转换成RGB图像格式的数据(Converting BT656 data stream into RGB image format)

中值滤波实现。选择在Vivado软件上采用Verilog语言来编写中值滤波算法，搭建出完整的数据处理系统架构，通过仿真和验证来判断数据的处理效果，并在实际的设计过程中根据出现的问题提出解决方案。(Median filter implementation. The author chose Verilog language to write the median filter algorithm in Vivado software, built a complete data processing system architecture, judged the data processing effect through simulation and verification, and proposed a solution according to the problems in the actual design process.)

DS18b20 temperature sensor vhdl code

说明：  学习使用quartus modelsim(learn to uee quartus modelsim)

资源描述通用输入/输出（GPIO） ；在 通用集成电路引脚； ；其行为包括无论是输入或输出引脚可由用户在运行时间 。GPIO引脚没有预定的目的，而去使用默认的。其思想是，有时一个系统集成商，建立一个完整的系统可能需要一把额外的数字控制线，并有这些可从一个芯片，避免了安排额外的电路，以提供他们。例如， ；realtekalc260芯片（音频编解码器）有8个GPIO引脚，从而去使用默认的。一些系统集成商（宏碁公司 ；笔记本电脑）使用第一个GPIO（GPIO0）在打开的alc260  ；放大器 ；用于笔记本电脑的内置扬声器和耳机插孔外 。

以太网控制器verilog，含有mac,mii接口(Ethernet controller verilog, containing mac, mii interface)

MIPS 处理器程序，出自于《CMOS VLSI Design and Systems Perspective》书中。可以实现LB、SB、RTYPE、BEQ、J指令，仿真测试可以用。

FPGA上机文件一所以在FPGA中采用同 步设计非常重要 MAX+PLUS II可以计算出数据传输需要(fpga Several of the largest chip operating frequency I would be grateful if the output value of counter FFFFC- FE0FF simulation waveform between the print out (only EPF10K70RC240-4 chips, the maximum allowable Clock frequency)