简单选择器的verilog实现 有testbench

该文档里面包含了通过用Verilog编写的串口通信程序，最重要的是代码中涉及并计算出了波特率的可调整性，比如一些常见的波特率：9600、115200等，该代码已在实验中验证了它的可行性。

应用背景此文件包含所有的源代码和脚本，以Altera公司的简单CPU的合成。500MHz时钟设计运行。 ；关键技术使用CLA提高速度的设计。这只是一个简单的CPU，它的结构很简单，它没有任何管道或类似的东西。

basic verilog code on siso, piso, sipo

说明：  bt1120设计方案，描述了具体的方案设计以及整体的架构设计(Bt1120 design scheme, describes the specific scheme design and the overall architectural design)

说明：  包括HDMI和DVI的源文件，以及相应打仿真文件(Including HDMI and DVI source files, as well as the corresponding simulation files)

说明：  QPSK 调制 与 解调的源代码 可综合 出波形(QPSK modulation and demodulation of the source code)

实现I2C协议下EEPROM存储的数据读写控制(Under I2C protocol to achieve read and write data stored in EEPROM control)

说明：  2018全国大学生FPGA创新设计大赛南京总决赛封闭测试题目，以及自己编写的verilog和testbench，欢迎学习借鉴(The closed test topic of the 2018 National Undergraduate FPGA innovation design competition Nanjing finals, as well as Verilog and testbench compiled by ourselves, are welcome to learn)

ALTERA PCIE FPGA开发板（EP4C平台）DDR2内存测试代码(ALTERA PCIE FPGA development board (EP4C platform) DDR2 memory test code)

files describe how to configure an ADV7180