登录
首页 » Verilog » Verilog RS232代码

Verilog RS232代码

于 2023-02-16 发布 文件大小:7.15 MB
0 186
下载积分: 2 下载次数: 1

代码说明:

Verilog RS232代码, 分为三个模块,时钟产生模块,发送数据模块,接收数据模块。 整个工程的功能是,你从串口上位机发送什么数据,串口就将该数据重新发送回上位机

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • bit7_Binary_to_BCD_LED
    二进制转十进制BCD码 Verilog语言 quartusII(Binary to decimal BCD code Verilog language quartusII)
    2013-09-14 16:49:39下载
    积分:1
  • PCPU设计代码
    RISC 5级流水线CPU,带HAZARD处理(RISC 5 pipeline CPU with HAZARD processing)
    2020-06-24 04:00:01下载
    积分:1
  • FSK
    2FSK的matlab仿真,叠加了高斯白噪声(2FSK matlab simulation, superimposed on a Gaussian white noise)
    2021-04-13 02:58:56下载
    积分:1
  • FPGA 乒乓球
    此代码基于cyclone III开发。通过一排LED充当乒乓球,模拟打乒乓的游戏
    2022-01-28 08:38:44下载
    积分:1
  • sobel
    在FPGA中,采用verilog HDL语言实现图像处理算法sobel,仿真实验通过(In the FPGA using verilog HDL language image processing algorithms sobel, simulation experiment)
    2021-01-15 20:58:46下载
    积分:1
  • 8_sys_clock
    黑金开发板对时钟信号的编写实验以及调试,相关代码如压缩包所示(CLOCK FPGA)
    2012-09-18 22:51:36下载
    积分:1
  • at96
    isa总线接口,可以实现与isa总线 的IO和MEMERY接口(isa bus interface can be achieved with the isa bus IO interfaces and MEMERY)
    2008-05-15 20:36:51下载
    积分:1
  • 基于Basys3的贪吃蛇小游戏
    基于Basy3的贪吃蛇小游戏,实现了相关功能。(Snake Eating Game Based on Basy3)
    2021-03-10 20:39:26下载
    积分:1
  • iq_balance
    调整iq幅度不平衡的模块,可以解决载漏和边带问题。(Iq amplitude imbalance adjustment module can be resolved carrier and sideband leakage problems.)
    2021-04-23 17:48:47下载
    积分:1
  • clock_6
    ds1302时钟驱动程序,已在quartus上验证可以是直接使用(DS1302 clock driver, which has been verified on quartus, can be used directly)
    2020-06-24 12:00:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载