登录
首页 » Verilog » 赛灵思ddr3控制器

赛灵思ddr3控制器

于 2022-12-27 发布 文件大小:25.56 MB
0 224
下载积分: 2 下载次数: 3

代码说明:

赛灵思ddr3控制器xilinx_ddr3_mig_x32_400mhz,在镁光DDR3上验证通过,位宽32bit,频率800M,改进了时钟生产模块,能够适应任何频率外部时钟。赛灵思ddr3控制器xilinx_ddr3_mig_x32_400mhz,在镁光DDR3上验证通过,位宽32bit,频率800M,改进了时钟生产模块,能够适应任何频率外部时钟。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Nexys-4-DDR-XADC
    Nexys-4-DDR-XADC 开发板demo(Nexys-4-DDR-XADC e.v. Board demo)
    2018-12-07 15:33:22下载
    积分:1
  • e1framer
    E1 deframmer and Frammer.
    2013-02-25 19:43:35下载
    积分:1
  • 基于Verilog的IIC协议的实现
    用Verilog代码来实现iic协议,主要是通过两个按键来控制读写命令,读取的数据最后用数码管显示出来,代码里面有很详细的注释和说明。
    2022-04-25 01:39:18下载
    积分:1
  • 在FPGA上实现的定码长3/4码率LDPC码编译码器
    本编译码器,为码长在信息位为288码长,码率为3/4的短码LDPC编译码器,目前为最出版串行编译码,资源占比小,模块化,可扩展为半并行,缩短延时,LDPC矩阵可根据需要定制变更,测试平台文件在文件夹中的simulation中。
    2022-12-12 16:30:07下载
    积分:1
  • rgb2yuv
    用VHDL和verilog编写的RGB颜色空间到YUV颜色空间的转换程序, 是FPGA视频处理中的常用程序!(Written in VHDL and verilog using RGB color space to YUV color space conversion process is commonly used in video processing FPGA program!)
    2010-06-08 22:15:01下载
    积分:1
  • des
    DES in verilog codes
    2020-12-03 16:19:25下载
    积分:1
  • DE2-70 camera
    这是de2-70的camera程序,可以从D5M-ccd中读取照片并在VGA上输出
    2023-01-17 16:35:04下载
    积分:1
  • vmm_log
    vmm log 验证平台,采用vmm搭建 (vmm log verification platform, built by vmm)
    2011-04-30 20:02:06下载
    积分:1
  • 模糊控制器verilog程序代码
    说明:  模糊控制器verilog程序,模糊控制器最简单的实现方法是将一系列模糊控制规则离线转化为一个查询表(又称为控制表)。这种模糊控制其结构简单,使用方便,是最基本的一种形式。(Verilog program of fuzzy controller)
    2020-04-14 12:04:52下载
    积分:1
  • cordic_atan
    说明:  用verilog语言实现计算反正切函数,在软件无线电中解调PM/FM中使用的尤为频繁。上传的压缩包是modelsim工程,基于6.5c,里边包含一个完整的PM波产生以及解调过程的matlab文件仿真,并取其中间的I和Q支路做为verilog文件的输入,并将其借条输出与MATLAB实际解调输出作比较。 鉴相器的设计基于CORDIC算法,其精度取决于迭代的深度。由于工程实际运用只需要解调出atan值,并不需要绝对的值,所以并没有给予加权,需要的同学可以自己加上。(Calculated using verilog language arc tangent function, the software radio demodulation PM/FM is particularly used frequently. From the archive is modelsim project, based on 6.5c, inside the PM contains a complete demodulation process of wave generation and simulation matlab file, and whichever is the middle of the I and Q branch verilog file as input, and its IOU demodulated output and actual output of MATLAB for comparison. Phase detector design is based on CORDIC algorithm, its accuracy depends on the iteration depth. As the practical application of engineering demodulated atan value only and does not need absolute value, and there is no weight given to the need of the students can add their own.)
    2010-04-07 16:30:47下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载