登录
首页 » VHDL » 8051core

8051core

于 2023-02-06 发布 文件大小:51.10 kB
0 160
下载积分: 2 下载次数: 1

代码说明:

8051core-Verilog FPGA的51单片机内核源代码! -8051core-Verilog FPGA 51 Singlechip kernel source code!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 这个信息有100个实例,是一个很好的学习参考。对于那些水
    本资料中有100个vhdl的例子,是很好的学习参考资料。对于学习vhdl的人来说是很有用的。-This information has 100 vhdl example, is a good learning reference. For those who learn vhdl is very useful.
    2022-01-23 10:02:48下载
    积分:1
  • 系统设计
    说明:  基于数码管独立显示和三色灯的交通指示系统设计(Design of Traffic Indicator System Based on Digital Tube Independent Display and Tri-color Lamp)
    2020-06-21 02:00:01下载
    积分:1
  • FDMA
    实现FDMA的仿真,3路输入信号,FFT输出(FDMA simulation input signal, FFT output)
    2020-11-12 20:49:43下载
    积分:1
  • ddr3control
    8位突发长度,一次64bit数据读写,MIG核(DDR3 controll implimention)
    2021-05-07 13:58:36下载
    积分:1
  • I2C
    K2FPGA开发板实验教程——I2C协议说明及verilog实现读写I2C器件,中文内涵代码,验证可用。(K2FPGA development board test tutorial- I2C protocol description and verilog read and write I2C devices, Chinese connotation code to verify availability.)
    2014-03-28 16:37:59下载
    积分:1
  • Uart2Sdram2TFT_median_filter
    说明:  使用FPGA实现中值滤波算法,能够使数据直接使用该系统对数据进行中值滤波。(FPGA is used to realize the median filtering algorithm, which can make the data directly use the system for median filtering.)
    2019-12-30 21:27:58下载
    积分:1
  • docs
    papers based on distributed arithmetic.
    2014-02-06 16:17:09下载
    积分:1
  • 先进先出单独的时钟
    它是一个正常的 fifo 编程代码。读和写时钟哪里不同对于写作过程阅读过程单独指针使用和用于控制这两个过程 3 附加指针1 指针为写指针控制其他读取的指针控制usedptr1 (第 1 次附加指针) 将递增的值写入进程和 usedptr2(第 2 次的附加指针)读取过程的减量。其中之一都被分配到 used_reg(第 3 次附加指针)。T他将控制的空和满的标志。由于这些标志写和读的启用控制信号
    2023-07-30 21:20:05下载
    积分:1
  • 作为一个简明的教程,主要宗旨是让初学者快速地了解FPGA/SOPC(可编程片上系统)开发的流程。...
    作为一个简明的教程,主要宗旨是让初学者快速地了解FPGA/SOPC(可编程片上系统)开发的流程。-As a simple tutorial, the main purpose is to enable beginners to understand Express FPGA/SOPC (system on programmable chip) development process.
    2022-02-05 10:08:14下载
    积分:1
  • 脉冲多普勒雷达回波信号相干积累的VHDL源程序
    脉冲多普勒雷达回波信号相干积累的VHDL源程序-pulse Doppler radar echo signal coherent accumulation of VHDL source
    2022-12-08 18:50:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载